在数字电视系统中，MPEG-2编码复用器是系统传输的核心环节，所有的节目、数据以及各种增值服务都是通过复用打包成传输流传输出去。目前，只有少数公司掌握复用器的核心算法技术，能够采用MPEG-2可变码率统计复用方法提高带宽利用率，保证高质量图像传输。由于目前正处广播电视全面向数字化过渡期间，市场潜力巨大，因此对复用器的研究开发非常重要。本文针对复用器及其接口技术进行研究并设计出成形产品。 文中首先对MPEG-2标准及NIOS Ⅱ软核进行分析。重点研究了复用器中的部分关键技术：PSI信息提取及重构算法、PID映射方法、PCR校正及CRC校验算法，给出了实现方法，并通过了硬件验证。然后对复用器中主要用到的AsI接口和DS3接口进行了分析与研究，给出了设计方法，并通过了硬件验证。 本文的主要工作如下： ●首先对复用器整体功能进行详细分析，并划分软硬件各自需要完成的功能。给出复用器的整体方案以及ASI接口和DS3接口设计方案。 ●在FPGA上采用c语言实现了PSI信息提取与重构算法。 ●给出了实现快速的PID映射方法，并根据FPGA特点给出一种新的PID映射方法，减少了逻辑资源的使用，提高了稳定性。 ●采用Verilog设计了SI信息提取与重构的硬件平台，并用c语言实现了SDT表的提取与重构算法，在FPGA中成功实现了动态分配内存空间。 ●在FPGA上实现了．ASI接口，主要分析了位同步的实现过程，实现了一种新的快速实现字节同步的设计。 ●在FPGA上实现了DS3接口，提出并实现了一种兼容式DS3接口设计。并对帧同步设计进行改进。 ●完成部分PCB版图设计，并进行调试监测。 本复用器设计最大特点是将软件设计和硬件设计进行合理划分，硬件平台及接口采用Verilog语言实现，PSI信息算法主要采用c语言实现。这种软硬件的划分使系统设计更加灵活，且软件设计与硬件设计可同时进行，极大的提高了工作效率。 整个项目设计采用verilog和c两种语言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE两种设计平台下设计实现。根据此方案已经开发出两台带有ASI和DS3接口的数字电视TS流复用器，经测试达到了预期的性能和技术指标。
上传时间： 2013-06-10
上传用户：01010101
码元定时恢复(位同步)技术是数字通信中的关键技术。位同步信号本身的抖动、错位会直接降低通信设备的抗干扰性能，使误码率上升，甚至会使传输遭到完全破坏。尤其对于突发传输系统，快速、精确的定时同步算法是近年来研究的一个焦点。本文就是以Inmarsat GES/AES数据接收系统为背景，研究了突发通信传输模式下的全数字接收机中位同步方法，并予以实现。 本文系统地论述了位同步原理，在此基础上着重研究了位同步的系统结构、码元定时恢复算法以及衡量系统性能的各项指标，为后续工作奠定了基础。 首先根据卫星系统突发信道传输的特点分析了传统位同步方法在突发系统中的不足，接下来对Inmarsat系统的短突发R信道和长突发T信道的调制方式和帧结构做了细致的分析，并在Agilent ADS中进行了仿真。 在此基础上提出了一种充分利用报头前导比特信息的，由滑动平均、阈值判断和累加求极值组成的快速报头时钟捕获方法，此方法可快速精准地完成短突发形式下的位同步，并在FPGA上予以实现，效果良好。 在长突发形式下的报头时钟捕获后还需要对后续数据进行位同步跟踪，在跟踪过程中本论文首先用DSP Builder实现了插值环路的位同步算法，进行了Matlab仿真和FPGA实现。并在插值环路的基础上做出改进，提出了一种新的高效的基于移位算法的位同步方案并予以FPGA实现。最后将移位算法与插值算法进行了性能比较，证明该算法更适合于本项目中Inmarsat的长突发信道位同步跟踪。 论文对两个突发信道的位同步系统进行了理论研究、算法设计以及硬件实现的全过程，满足系统要求。
上传时间： 2013-04-24
上传用户：zukfu
图像采集和处理技术在机器视觉和图像分析等诸多领域应用十分广泛，大部分情况下，采集卡只需将前端相机捕获的图像信息正确地传回计算机即可。但是在要求较高的应用场合需要采集卡能准确控制外部光源和相机，完成图像采集，预处理，数据传输。只有这样，用户才可以根据不同的兴趣和需求对特定的某些图像进行采集、传输以及处理，以达到某种分析目的。 本文根据国家985二期项目“三维粒子图像测速系统”的图像采集与处理需要，设计开发了一款以FPGA为核心控制芯片的嵌入式图像采集卡。采集卡以FPGA为逻辑和算法实现的核心器件，不仅实现了传统意义上的图像采集，而且实现了CCD相机控制和激光器同步曝光功能，打破了以往单纯靠增加硬件设备实现同步控制的方法，简化了系统硬件结构并节约系统成本。此外，在系统中嵌入了图像增强算法和采用PCI接口与计算机连接满足了高速采集的要求。同时，采用市场上广泛应用的Camera Link作为采集卡的图像输入接口，提高了系统的通用性、传输速率和抗干扰能力，简化图像获取设备和模拟摄像头之间需要视频解码等连接。具有嵌入式处理功能，光源同步和相机控制的采集卡将使机器视觉系统，图像测速等诸多领域的图像采集应用变得更为便捷。 论文首先对图像采集卡系统的组成、整体方案和可行性进行了论证。然后给出了图像采集卡的硬件设计。在此部分结合整体设计方案，讨论芯片的选型问题。根据所选芯片的本身特点，分模块地对图像采集卡的硬件设计原理进行了详细的阐述。接下来是图像采集卡的软件设计部分。用VHDL和原理图结合的方法对FPGA进行编程，实现了图像采集系统的各个功能模块。根据图像采集系统的要求用DriverWorks软件设计了图像采集卡的WDM底层驱动程序和上层应用程序。最后是用FPGA实现了带修改参数的硬件嵌入式图像处理算法——图像增强。论文中使用QUARTUS软件嵌入的逻辑分析仪SignalTap对FPGA设计的模块进行了硬件调试，给出了调试的时序图和调试结果，经测试分析该采集卡满足“三维粒子图像测速系统”的要求，达到了预期目标。
上传时间： 2013-04-24
上传用户：cazjing
随着现场可编程门阵列(FPGA，Field Programmable Gate Array)的出现，由于其具有集成度高、体积小，可在线编程、开发周期短等优点，因此FPGA被越来越多的应用于数据采集与处理系统中。 论文首先简要介绍了数据采集与处理系统的现状、存在的问题、以及发展的趋势。本数据处理与传输系统采用了ALTERA公司的FPGA芯片，整个系统由数据采集模块、异步FIFO模块、FFT处理模块、DMA控制模块、总线接口模块构成。模拟信号送入后，经AD芯片ADl672转换成数字信号，送入异步FIFO中缓冲，然后进行FFT处理。处理结果向PC104总线进行DMA传输。整个系统做成扩展卡的形式，直接插入PC104插槽内。 在软件方面，从系统功能实现的角度对软件总体设计进行规划，采用模块化的软件设计方法使系统的各部分软硬件更易于设计、实现和调整，文中对系统设计及实现中的关键问题进行了较为详细的描述。经过系统分析、芯片选择、软硬件设计与编程调试，实现整个系统。达到了预期的目标。
上传时间： 2013-07-15
上传用户：jcljkh
本文对基于FPGA的远程视频传输系统进行了研究。主要内容如下： (1)在系统发送端将数据采集等逻辑控制和图像压缩集成在一片FPGA上，此方案减小了系统体积，提高了系统的集成度。 (2)系统图像压缩部分基于FPGA的二维小波变换的设计与实现，选用5/3整数提升小波，提升过程采用折叠结构可以节省系统的资源。采用FPGA实现小波变换与使用DSP处理器的“DSP+ASIC”方案相比，具有速度快，数据宽度可任意设置的特点，并且VHDL语言具有可移植性的特点，具有更强的通用性。 (3)数据采集时采用乒乓操作存储轮流向两片外部存储器存、取采集的图像数据，能够保证图像整帧采集和稳定连续的数据压缩和数据传输，节约缓存空间，提高了速度，优于单存储器的方法。
上传时间： 2013-06-01
上传用户：superhand
随着多媒体技术发展，数字图像处理已经成为众多应用系统的核心和基础。图像处理作为一种重要的现代技术，已经广泛应用于军事指挥、大视场展览、跟踪雷达、电视会议、导航等众多领域。因而，实现高分辨率高帧率图像实时处理的技术不仅具有广泛的应用前景，而且对相关领域的发展也具有深远意义。 大视场可视化系统由于屏幕尺寸很大，只有在特制的曲面屏幕上才能使细节得到充分地展现。为了在曲面屏幕上正确的显示图像，需要在投影前实时地对图像进行几何校正和边缘融合。而现场可编程门阵列(FPGA)则是用硬件处理实时图像数据的理想选择，基于FPGA的图像处理技术是世界范围内广泛关注的研究领域。 本课题的主要工作就是设计一个以FPGA为核心的硬件系统，该系统可对高分辨率高刷新率(1024*768@60Hz)的视频图像实时地进行几何校正和边缘融合。 论文首先介绍了图像处理的几何原理，然后提出了基于FPGA的大视场实时图像融合处理系统的设计方案和模块功能划分。系统分为算法与软件设计，硬件电路设计和FPGA逻辑设计三个大的部分。本论文主要负责FPGA的逻辑设计。围绕FPGA的逻辑设计，论文先介绍了系统涉及的关键技术，以及使用Verilog语言进行逻辑设计的基本原则。 论文重点对FPGA内部模块设计进行了详细的阐述。仲裁与控制模块是顶模块的主体部分，主要实现系统状态机和时序控制；参数表模块主要实现SDRAM存储器的控制器接口，用于图像处理时读取参数信息。图像处理模块是整个系统的核心，通过调用FPGA内嵌的XtremeDSP模块，高速地完成对图像数据的乘累加运算。最后论文提出并实现了一种基于PicoBlaze核的12C总线接口用于配置FPGA外围芯片。 经过对寄存器传输级VerilogHDL代码的综合和仿真，结果表明，本文所设计的系统可以应用在大视场可视化系统中完成对高分辨率高帧率图像的实时处理。
上传时间： 2013-05-19
上传用户：恋天使569
数据采集系统是信号与信息处理系统中不可缺少的重要组成部分，同时也是软件无线电系统中的核心模块，在现代雷达系统以及无线基站系统中的应用越来越广泛。为了能够满足目前对软件无线电接收机自适应性及灵活性的要求，并充分体现在高性能FPGA平台上设计SOC系统的思路，本文提出了由高速高精度A/D转换芯片、高性能FPGA、PCI总线接口、DB25并行接口组成的高速数据采集系统设计方案及实现方法。其中FPGA作为本系统的控制核心和传输桥梁，发挥了极其重要的作用。通过FPGA不仅完成了系统中全部数字电路部分的设计，并且使系统具有了较高的可适应性、可扩展性和可调试性。 在时序数字逻辑设计上，充分利用FPGA中丰富的时序资源，如锁相环PLL、触发器，缓冲器FIFO、计数器等，能够方便的完成对系统输入输出时钟的精确控制以及根据系统需要对各处时序延时进行修正。 在存储器设计上，采用FPGA片内存储器。可根据系统需要随时进行设置，并且能够方便的完成数据格式的合并、拆分以及数据传输率的调整。 在传输接口设计上，采用并行接口和PCI总线接口的两种数据传输模式。通过FPGA中的宏功能模块和IP资源实现了对这两种接口的逻辑控制，可使系统方便的在两种传输模式下进行切换。 在系统工作过程控制上，通过VB程序编写了应用于PC端的上层控制软件。并通过并行接口实现了PC和FPGA之间的交互，从而能够方便的在PC机上完成对系统工作过程的控制和工作模式的选择。 在系统调试方面，充分利用QuartuslI软件中自带的嵌入式逻辑分析仪SignalTaplI，实时准确的验证了在系统整个传输过程中数据的正确性和时序性，并极大的降低了用常规仪器观测FPGA中众多待测引脚的难度。 本文第四章针对FPGA中各功能模块的逻辑设计进行了详细分析，并对每个模块都给出了精确的仿真结果。同时，文中还在其它章节详细介绍了系统的硬件电路设计、并行接口设计、PCI接口设计、PC端控制软件设计以及用于调试过程中的SignalTapⅡ嵌入式逻辑分析仪的使用方法，并且也对系统的仿真结果和测试结果给出了分析及讨论。最后还附上了系统的PCB版图、FPGA逻辑设计图、实物图及注释详细的相关源程序清单。
上传时间： 2013-06-09
上传用户：lh25584
多功能车辆总线一类设备是一个在列车通信网(TCN，TrainCommunication Network)中普遍使用的网络接口单元。目前我国的新式列车大多采用列车通信网传输列车中大量的控制和服务信息。但使用的列车通信网产品主要为国外进口，因此迫切需要研制具有自主知识产权的列车通信网产品。 论文以一类设备控制器的设计为核心，采取自顶向下的模块设计方法。将设备控制器分为同步层和数据处理层来分别实现对帧的发送与接收处理和对帧数据的提取与存储处理。 同步层包含帧的识别模块、曼彻斯特译码模块、曼彻斯特编码与帧封装三个模块。帧识别模块检测帧的起始位并对帧类型进行判断。译码模块根据采集的样本值来判断曼彻斯特编码的值，采样的难点在于非理想信号带来的采样误差，论文使用结合位同步的多点采样法来提高采样质量。帧分界符中的非数据符不需要进行曼彻斯特编码，编码时在非数据符位关闭编码电路使非数据符保持原来的编码输出。 数据处理层以主控单元(MCU，Main Control Unit)和通信存储器为设计核心。MCU是控制器的核心，对接收的主帧进行分析，判断是从通信存储器相应端口取出应答从帧并发送，还是准备接收从帧并存入通信存储器。通信存储器存储设备的通信数据，合适的地址分配能简化MCU的控制程序，论文固定了通信存储器端口大小使MCU可以根据一个固定的公式进行端口的遍历从而简化了MCU程序的复杂度。数据在传输中由于受到干扰和冲突等问题而出现错误，论文采用循环冗余检验码结合偶检验扩展来对传输数据进行差错控制。 最后，使用FPGA和硬件描述语言Verilog HDL开发出了MVB一类设备。目前该一类设备已运用在SS4G电力机车的制动控制单元(BCU．Brake Control Unit)中并在铁道科学研究院通过了TCN通信测试。一类设备的成功研制为列车通信网中总线管理器等高类设备的开发奠定了坚实的基础。
上传时间： 2013-07-27
上传用户：qazxsw
FPGA 技术是图像处理领域的一个重要的研究课题，近年来倍受人们的关注。本文研究了视频信号的采集、显示以及通过网络进行传输的方法。并提出了一套基于FPGA 的实现方案。 系统可以分为采集控制模块、显示控制模块和网络传输控制模块3 部分。视频信号的采集用到了视频处理芯片SAA7113，通过FPGA 对其初始化，可以得到经过A/D 转换的YUV 格式视频信号，利用采集控制模块可以将这些视频信号保存到SRAM 中去。显示控制模块读出SRAM 中的视频信号，进行YUV 格式到RGB 格式的转换以及帧频变换等操作，再利用VGA 显示芯片THS8134 就可以将采集到的视频信号在LCD 上显示出来。基于IEEE802.3 协议的网络传输控制模块将YUV 格式的视频信号进行添加报头、CRC 校验码等操作后，将其变成一个MAC 帧，可以在以太网络中传输。 设计选用硬件描述语言Verilog HDL，在开发工具QuartusII 中完成软核的综合、布局布线、汇编，并最终在QuartusII 和Active-HDL 中进行时序仿真验证。 对设计的验证采取的是由里及外的方式，先对系统主模块的功能进行验证，再模拟外部器件对设计的接口进行验证。验证流程是功能仿真、时序仿真、板级调试，最终通过了系统测试，验证了该设计的功能。
上传时间： 2013-07-21
上传用户：baobao9437
三维彩色信息获取系统目的是获取对象的三维空间坐标和颜色信息。它是计算机视觉研究的重要内容，也是当前信息科学研究中的一个重要热点。 本文首先介绍了三维信息获取技术的意义和实时可重构三维激光彩色信息获取系统总体方案。该方案合理划分了系统的图像处理任务，充分地利用了拥有的硬、软件资源。阐述了基于FPGA处理器的硬件系统结构及其工作原理和系统工作时序。 本文还研究了图像处理系统中的数字逻辑设计，总结出了较完整、规范化的设计流程和方法，介绍了从图像处理算法到可编程逻辑器件的规范化映射方法，总结了在视频系统中的高级设计技巧，包括并行流水线技术和循环结构的硬件实现方式等。 为了说明提出的设计方法，本文分析了基于自适应阈值的结构光条纹中心的方向模板快速检测算法的硬件实现。该算法是把自适应阈值法与可变方向模板法相结合，具有稳定性好、精度高、计算简单、数据存储量小、实现速度快的特点，此外，该方法有利于硬件快速实现。实践证明这种方法是实用的、有效的。 本文的重点在于研制了具有完全自主知识产权的实时可重构三维激光彩色信息获取系统中视频图像处理专用集成电路。该集成电路是实现系统快速算法的核心，使用现场可编程器FPGA器件EPlK50实现提取激光线、提取人头轮廓线和提取中心颜色线算法；该集成电路还要实现系统所需的控制逻辑。控制部分包括将视频采集输出端口信号转化为RGB真彩色信号的数据锁存模块、各FIFO缓存器的输入输出控制模块和系统需要的其它信号控制模块。提出提取轮廓线快速算法，即由FPGA处理器与主机交互式共同快速完成提取人头正侧影轮廓线算法。该专用集成电路研制是整个实时可重构三维激光彩色信息获取系统实现的关键。
标签：
上传时间： 2013-07-23
上传用户：lguotao
