低压电力线通信(PLC)具有网络分布广、无需重新布线和维护方便等优点。近年来，低压电力线通信被看成是解决信息高速公路“最后一英里”问题的一种方案，在国内外掀起了一个新的研究热潮。电力线信道中不仅存在多径干扰和子信道衰落，而且还存在开关噪声和窄带噪声，因此在电力线通信系统中，信道编码是不可或缺的重要组成部分。 本文着重研究了在FPGA上实现OFDM系统中的信道编解码方案。其中编码端由卷积码编码器和交织器组成，解码端由Viterbi译码器和解交织器组成，同时为了与PC机进行通信，还在FPGA上做了一个RS232串行接口模块，以上所有的模块均采用硬件描述语言VerilogHDL编写。另外，峰值平均功率比(PAR)较大是OFDM系统所面临的一个重要问题，必须要考虑如何降低大峰值功率信号出现的概率。本文重点研究了三种降低PAR的方法：即信号预畸变技术、信号非畸变技术和编码技术。这三种方法各有优缺点，但是迄今为止还没有一种好方法能够彻底地解决OFDM系统中较高PAR的弊病。本论文内容安排如下：第一章介绍了课题的背景，可编程器件和OFDM技术的发展历程。第二章详细介绍了OFDM的原理以及实现OFDM所采用的一些技术细节。第三章详细介绍了本课题中信道编码的方案，包括信道编码的基本原理，组成结构以及方案中采用的卷积码和交织的原理及设计。第四章详细讨论了编码方案如何在FPGA上实现，包括可编程逻辑器件FPGA/CPLD的结构特点，开发流程，以及串口通信接口、编解码器的FPGA设计。第五章详细介绍了如何降低OFDM系统中的峰值平均功率比。最后，在第六章总结全文，并对课题中需要进一步完善的方面进行了探讨。
上传时间： 2013-04-24
上传用户：520
电台广播在我们的社会生活中占有重要的地位。随着我国广播事业的发展，对我国广播业开发技术、信号的传输质量和速度提出了更高更新的要求，促使广播科研人员不断更新现有技术，以满足人民群众日益增长的需求。 本论文主要分析了现行广播发射台的数字广播激励器输入接口的不足之处，根据欧洲ETS300799标准，实现了一种激励器输入接口的解决方案，这种方案将复接器送来的ETI(NA,G704)格式的码流转换成符合ETS300799标准ETI(NI)的标准码流，并送往后面的信道编码器。ETI(NA,G704)格式与现行的ETI(NI,G703)格式相比，主要加入了交织和RS纠错编码，使得信号抗干扰能力大大加强，提高了节目从演播室到发射台的传输质量，特别是实时直播节目要求信号质量比较好时具有更大的作用。 本论文利用校验位为奇数个的RS码，对可检不可纠的错误发出报警信号，通过其它方法替代原有信号，对音质影响不大，节省了纠正这个错误的资源和开发成本。 同时，我们采用FPGA硬件开发平台和VHDL硬件描述语言编写代码实现硬件功能，而不采用专用芯片实现功能，使得修改电路和升级变得异常方便，大大提高了开发产品的效率，降低了成本。 经过软件仿真和硬件验证，本系统已经基本实现了预想的功能，扩展性较好，硬件资源开销较小，具有实用价值。
上传时间： 2013-07-14
上传用户：afeiafei309
未来的时代是信息时代，信息需要通过媒体来进行记录、传播和获取。视频数据的压缩技术和解压缩技术成了多媒体技术中的关键技术之一，本论文设计的芯片正是基于FPGA实现视频编码器的设计，主要面向于对音频和视频信号进行压缩和解压缩的广泛场合。 本论文首先对FPGA技术做了介绍，主要从FPGA的结构和特点，阐述了FPGA设计的输入、综合、仿真、实现等，其次介绍了当今主流的视频编码标准，如H．263、H．264。本论文基于FPGA来实现视频编码，提出了视频编解码器系统设计方案，包括系统设计和模块设计，最后，文章又提出了图像预处理部分和运动估计部分的设计思想和实现步骤，其中的运动估计设计部分是整个论文的关键，以及通过仿真得到理想的结果。
上传时间： 2013-06-27
上传用户：aa17807091
随着数字技术的高速发展，越来越多的针对数字视频压缩、传送、显示等的设备涌入市场。要从这些良莠不齐的产品中挑选出令人满意的商品，一套良好的数字视频测试设备就必不可少。然而，现阶段大多数数字视频信号源都存在不同的缺点，如测试图像种类太少、没有动态测试源、缺乏专用测试信号等。为有效克服这些缺陷，作者设计并开发了一套基于FPGA的数字视频信号发生器。整个系统包括硬件平台和图像格式转换软件两大部分。硬件平台本身即为独立的信号发生器，可以生成多种测试图像。配备了图像格式转换软件，就可以实现硬件平台从PC机接收各种静态测试图像、动态测试序列，不断更新测试图像库。整个系统具有良好的硬件体系结构、便捷的输入接口，稳定的信号输出，同时操作灵活、方便，易于升级更新。 在系统的开发过程中，使用了多种硬件、软件开发工具，如PROTEL DXP、ISE、MODEL SIM、MATLAB、C＃．NET等。由于软硬件调试均由同一人完成，因此整个系统具备良好的统一性和兼容性。 另外，作者还研究并设计了一种针对H.264编解码器压缩损伤的测试信号。评估一个编码器的性能可采用主观评价或客观评价两种方法。其中主观评价最为直接、有效。本文在依托主观评价方法的基础上，结合客观参数的指导性，研究并设计一种通过人眼就可以方便的观测到实际存在的压缩损伤的测试信号，以达到直接对编解码器性能进行比较的目的。
上传时间： 2013-07-19
上传用户：cxl274287265
本文以“机车车辆轮对动态检测装置”为研究背景，以改进提升装置性能为目标，研究在Altera公司的FPGA(Field Programmable Gate Array)芯片Cyclone上实现图像采集控制、图像处理算法、JPEG(Joint Photographic Expert Group)压缩编码标准的基本系统。本文使用硬件描述语言Verilog，以RedLogic的RVDK开发板作为硬件平台，在开发工具OUARTUS2 6.0和MODELSIM SE 6.1B环境中完成软核的设计与仿真验证。 数据采集部分完成的功能是将由模拟摄像机拍摄到的图像信号进行数字化，然后从数据流中提取有效数据，加以适当裁剪，最后将奇偶场图像数据合并成帧，存储到存储器中。数字化及码流产生的功能由SAA7113芯片完成，由FPGA对SAA7113芯片初始化设置、控制，并对数字化后的数据进行操作。 图像处理算法部分考虑到实时性与算法复杂度等因素，从装置的图像处理流程中有选择性地实现了直方图均衡化、中值滤波与边缘检测三种图像处理算法。 压缩编码部分依据JPEG标准基本系统顺序编码模式，在FPGA上实现了DCT(Discrete Cosine Transform)变换、量化、Zig-Zag扫描、直流系数DPCM(Differential Pulse Code Modulation)编码、交流系数RLC(Run Length code)编码、霍夫曼编码等主要步骤，最后用实际的图像数据块对系统进行了验证。
上传时间： 2013-04-24
上传用户：qazwsc
DVB-S(Digital Video Broadcasting bv Satellite)调制器是符合DVB-S协议的数字电视前端设备之一，也满足我国数字电视卫星广播标准，该设备可以广泛应用于数字电视卫星业务和相关数字电视业务。本文主要阐述了基于FPGA实现DVB-S调制器的信道编码和调制，按功能对DVB-S信道编码过程进行模块分解、模块接口定义，针对每个模块进行工作原理分析、算法分析、HDL描述、时序仿真及FPGA实现；DVB-S调制器的核心是信道编码和调制部分，利用FPGA在数字信号处理方面的优势，本文重点对其中的几个关键模块，包括RS编码、卷积交织器和卷积穿孔编码等的实现算法进行了比较详细的分析，并通过HDL描述和时序仿真来验证算法正确性；对FPGA各模块的资源进行了估计、利用Altera公司的Cyclone器件的内部锁相环实现ASI信号的接收；最后对整机进行了测试，测试结果表明，本文设计的DVB-S调制器技术指标满足设计要求。
上传时间： 2013-04-24
上传用户：gmh1314
在传统的数字传输系统中，纠错编码与调制是各自独立设计并实现的，译码与解调也是如此。80年代初，Ungerboeck根据调制解调与纠错编码的特点，提出了一种新的思想，称作网格编码调制，记为TCM。它是将调制解调与纠错编码当成一个整体来设计。它的中心思想是：采用编码方法将信号空间做最佳分割，使已调信号矢量端点间有最大的距离。这样就可以在相同发射功率、相同有效性的条件下提高信息传输的可靠性，特别适用于频带受限和功率受限信道。它在卫星通信和移动通信中的应用又使它成为研究热点。 本文介绍了TCM编码调制的基本原理，在此基础上提出了一种新的TCM编码的方法；介绍了卷积码Viterbi译码的基本原理和步骤，在此基础上分析了TCM的Viterbi译码的特点；研究了TCM在高斯白噪声条件下的误码性能及其编码增益，并在MATLAB上仿真来进行验证；介绍了数字逻辑设计的基本方法和流程，在此基础上介绍了基于FPGA的TCM系统的各个模块。
上传时间： 2013-07-26
上传用户：13913148949
本论文介绍了几种编码和调制技术的基本原理和课题的总体实现结构，重点分析和讨论了滚降系数可调的成形滤波、内插技术以及滤波器中乘法器、加法器的实现方法。通过外部控制器可对FPGA内部设计的多项参数进行设置，可支持32.000kbps～4.096Mbps范围内的多速率数据传输，适用于各种信道限带性能要求的传输系统。本论文使用一片FPGA芯片实现了信道编码(包括数据加扰、差分编码、卷积码、RS码、交织等)、多种调制方式(BPSK、QPSK、π/4-QPSK、TC8PSK、16QAM)、成形滤波器、多级内插、上变频器、具有连续/突发信号模式的数据源。将本论文的成果移植到某单位的信号源研制平台，基本上可以满足现阶段研制和维修解调设备对信号源的需求，因此具有较高的使用价值。
上传时间： 2013-07-26
上传用户：feichengweoayauya
在数字通信中，采用差错控制技术(纠错码)是提高信号传输可靠性的有效手段，并发挥着越来越重要的作用。纠错码主要有分组码和卷积码两种。在码率和编码器复杂程度相同的情况下，卷积码的性能优于分组码。 卷积码的译码方法主要有代数译码和概率译码。代数译码是基于码的代数结构；而概率译码不仅基于码的代数结构，还利用了信道的统计特性，能充分发挥卷积码的特点，使译码错误概率达到很小。 卷积码译码器的设计是由高性能的复杂译码器开始的，对于概率译码最初的序列译码，随着译码约束长度的增加，其译码错误概率可达到非常小。后来慢慢地向低性能的简单译码器演化，对不太长的约束长度，维特比(Viterbi)算法是非常实用的。维特比算法是一种最大似然的译码方法。当编码约束度不太大(小于等于10)或者误码率要求不太高(约10-5)时，Viterbi译码算法效率很高，速度很快，译码器也较简单。 目前，卷积码在数传系统，尤其是在卫星通信、移动通信等领域已被广泛应用。 本论文对卷积码编码和Viterbi译码的设计原理及其FPGA实现方案进行了研究。同时，将交织和解交织技术应用于编码和解码的过程中。 首先，简要介绍了卷积码的基础知识和维特比译码算法的基本原理，并对硬判决译码和软判决译码方法进行了比较。其次，讨论了交织和解交织技术及其在纠错码中的应用。然后，介绍了FPGA硬件资源和软件开发环境Quartus Ⅱ，包括数字系统的设计方法和设计规则。再有，对基于FPGA的维特比译码器各个模块和相应算法实现、优化进行了研究。最后，在Quartus Ⅱ平台上对硬判决译码和软判决译码以及有无交织等不同情况进行了仿真，并根据仿真结果分析了维特比译码器的性能。 分析结果表明，系统的误码率达到了设计要求，从而验证了译码器设计的可靠性，所设计基于FPGA的并行Viterbi译码器适用于高速数据传输的场合。
上传时间： 2013-04-24
上传用户：zhenyushaw
随着语音技术应用的发展，语音信号数字处理的实时性要求越来越突出。这就要求在系统设计中，对系统的硬件环境要求更高。随着语音处理算法的日益复杂，用普通处理器对语音信号进行实时处理，已经不能满足需要。专用语音信号处理芯片能解决实时性的要求，同时对器件的资源要求也是最低的。 论文利用Altera公司的新一代可编程逻辑器件在数字信号处理领域的优势，对语音信号的常用参数—LPC(线性预测编码，Linear Predictive Coding)参数提取的FPGA(现场可编程门阵列，Field Programmable Gate Array)实现进行了深入研究。论文首先对语音的离散数学模型和短时平稳特性进行了分析，深入讨论了语音线性预测技术。第二，对解线性预测方程组的自相关法和协方差斜格法进行了比较，提出了一种基于协方差斜格法的LPC参数提取系统的总体设计方案。第三，对Altera公司的Cyclon系列可编程器件的内部结构进行了研究，分析了在QuartusⅡ开发平台上进行FPGA设计的流程。第四，对系统的各个功能模块进行了设计，所有算法通过Verilog硬件描述语言实现，并对其工作过程进行了详细的分析。最后，在Altera FPGA目标芯片EP1C6Q240C8上，对LPC参数提取系统进行了仿真验证。 系统具有灵活的输入输出接口，能方便地同其它语音处理模块相连，构成一个完整的语音处理专用芯片，可以应用于语音编解码、语音识别等系统。
上传时间： 2013-04-24
上传用户：TI初学者
