虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

信号流程

  • 基于FPGA的雷达信号预处理器的设计

    随着我国国民经济的快速增长和对内对外贸易量的不断增大,海上交通运输更加繁盛。雷达信号处理技术是航海雷达探测海上目标的关键技术,它对安全和高效率的海上运输起到至关重要的作用。雷达信号预处理系统主要负责对雷达...

    标签: FPGA 雷达信号 预处理器

    上传时间: 2013-04-24

    上传用户:远远ssad

  • 基于FPGA的三相六路信号发生器设计

    针对当前市场上流行的高性能三相信号发生器价格昂贵,性价比低的问题。本课题开发了一种输出精度较高,价格低廉的三相六路信号发生器。其中三路输出为电压信号,另外三路输出为电流信号,从而模拟三相交流电,应用于仪器的校...

    标签: FPGA 三相 信号发生器

    上传时间: 2013-05-19

    上传用户:时代电子小智

  • 基于FPGA的信号源设计

    信号源是能够产生所需要测试信号的仪器,在测试系统中起着非常重要的作用。所设计的信号源能够产生正弦波、锯齿波、三角波等基本波形和任意波形两类信号,同时可以为被测测电路提供电源支持,可以有效的帮助实验者完成多种...

    标签: FPGA 信号源

    上传时间: 2013-05-19

    上传用户:xlcky

  • ispLEVER Classic0

    在为所有 Xilinx® Virtex®-6 和 Spartan®-6 FPGA 产品系列提供全面生产支持的同时,ISE 12 版本作为业界唯一一款领域专用设计套件,不断发展和演进,可以为逻辑、数字信号处理(DSP)、嵌入式处理以及系统级设计提供互操作性设计流程和工具配置。此外,赛灵思还在 ISE 12 套件中采用了大量软件基础架构,并改进了设计方法,从而不仅可缩短运行时间,提高系统集成度,而且还能在最新一代器件产品系列和目标设计平台上扩展 IP 互操作性

    标签: ispLEVER Classic0

    上传时间: 2013-07-26

    上传用户:青春给了作业95

  • 可重构24bit音频过采样DAC的FPGA

    基于过采样和∑-△噪声整形技术的DAC能够可靠地把数字信号转换为高精度的模拟信号(大于等于16位)。采用这一架构进行数模转换具有诸多优点,例如极低的失配噪声和更高的可靠性,便于实现嵌入式集成等,最重要的是可以得到其他DAC结构所无法达到的精度和动态范围。在高精度测量,音频转换,汽车电子等领域有着广泛的应用价值。 本文采用∑-△结构以FPGA方式实现了一个具有高精度的数模转换器,在24比特的输入信号下,达到了约150dB的信噪比。作为一个灵活的音频DAC实现方案。该DAC可以对CD/DVD/HDCD/SACD等多种制式下的音频信号进行处理,接受并转换采样率为32/44.1/48/88.2/96/192kHz,字长为16/18/20/24比特的PCM数据,具备良好的兼容性和通用性。 由于非线性和不稳定性的存在,高阶∑-△调制器的设计与实现存在较大的难度。本文综合大量文献中的经验原则和方法,阐述了稳定的高阶高精度调制器的设计流程;并据此设计了达到24bit精度和满量程输入范围的的5阶128倍调制器。本文创新性地提出了∑-△调制器的一种高效率流水线实现结构。分析表明,与其他常见的∑-△调制器实现结构相比,本方案具有结构简单、运算单元少等优点;此外在同样信号采样率下,调制器所需的时钟频率大大降低。 文中的过采样滤波模块采用三级半带滤波器和一个可变CIC滤波器级联组成,可以达到最高128倍的过采样比,同时具有良好的通带和阻带特性。在半带滤波器的设计中采用了CSD编码,使结构得到了充分的简化。 本文提出的过采样DAC方案具有可重配置结构,让使用者能够方便地控制过采样比和调制器阶数。通过积分梳状滤波器的配置,能够获得32/64/128倍的不同过采样比,从而实现对于32~192kHz多种采样率输入的处理。在不同输入字长情况下,通过调制器的重构,则可以将调制器由高精度的5阶模式改变为功耗更低的3阶模式,满足不同分辨率信号输入时的不同精度要求。这是本文的另一创新之处。 目前,该过采样DAC已经在XilinxVirtexⅡ系列FPGA器件下得到硬件实现和验证。测试表明,对于从32kHz到192kHz的不同输入信号,该DAC模块输出1比特码流的带内信噪比均能满足24比特数据转换应用的分辨率要求。

    标签: FPGA bit DAC 24

    上传时间: 2013-07-08

    上传用户:从此走出阴霾

  • GPS系统设计及其FPGA验证

    近年来,GPS技术迅速发展,并随着3G时代的到来,其应用领域日益广阔,需求量与日俱增。与此同时,随着电路系统设计越来越复杂,上市时间日益缩短,集成电路设计方法面临重大变革。因此采用新型方法学来设计GPS接收系统是必要的。 本文基于GPS原理,采用可复用的IP技术和软硬协同设计技术,设计了一种高性能的GPS SOC接收系统。论文首先分析了GPS信号解调的原理,提出了一种高性能的捕获和跟踪系统结构,详细说明了其工作流程和设计原理。其次,基于高性能总线的选取提出了整个基带系统地结构,并阐明了总线上的各个模块设计方法。采用了直接复用的测试手段和FPGA的测试平台,缩短开发周期,而且保证了对整个系统测试的覆盖率。本文所设计的系统最大特色在于易于集成到其它系统中,并且仅占用10个芯片端口,实现了IP化的设计目的。 最后本文介绍了测试过程中所采用的基于FPGA平台的仿真验证方案和测试方法,并给出了最终的测试结果,达到了对卫星信号搜索定位的目的。

    标签: FPGA GPS 系统设计

    上传时间: 2013-04-24

    上传用户:starlet007

  • 基于AT89S51单片机的PWM专用信号发生器的设计

    介绍一种脉冲涡流无损检测系统所使用的多波形专用PWM 信号发生器的设计。该信号发生器以单片机为核心控制单元,通过对外围芯片的控制来实现对输出波形的频率、电压幅值、占空比的连续调节,并能对运行信

    标签: 89S S51 PWM AT

    上传时间: 2013-04-24

    上传用户:luominghua

  • DVBT系统中内编解码模块的软件仿真

    数字电视按传输方式分为地面、卫星和有线三种。其中,DVB-S和DVB-C这两个全球化的卫星和有线传输方式标准,目前已作为世界统一标准被大多数国家所接受。而对于地面数字电视广播标准,经国际电讯联盟(ITU)批准的共有三个,包括欧盟的DVB-T(Digital Video Broadcasting-Terrestrial,数字视频地面广播)标准、美国的ATSC(Advanced Television System Committee,先进电视制式委员会)标准和日本的ISDB-T(Terrestrial Integrated Services DigitalBroadcasting,综合业务数字广播)标准。综合比较起来,欧洲的DVB-T标准在技术及应用实践上都更加成熟。 本论文首先介绍了DVB-T系统的主要结构,针对DVB-T标准中各模块的实现进行了阐述,并根据发射机端各个模块讨论了接收机端相关模块的算法设计。 随后,论文给出了基于Microsoft Visual Studio 2005平台实现的数字电视基带信号产生与接收的软件仿真系统的总体设计流程,重点讨论了内编解码器和内交织/解交织器的算法与实现,并在实现的多参数可选的数字电视基带信号产生与接收软件仿真平台上,重点分析了内编/解码模块在接收端Viterbi译码算法中采用硬判决、简化软判决以及不同调制方式时对DVB-T系统整体性能的影响。 最后,论文讨论了内码译码算法的实现改进,使得Viterbi译码更适合在FPGA上实现,同时针对逻辑设计进行优化以便节省硬件资源。论文重点讨论了对幸存路径信息存储译码模块的改进,比较了此模块三种不同的实现方式带来的硬件速率和资源的优劣,通过利用4块RAM对幸存路径信息的交互读写,完成了对传统回溯算法的改进,实现了加窗回溯的译码输出,同时实现了回溯长度可配置以实现系统不同的性能要求。

    标签: DVBT 模块 编解码

    上传时间: 2013-08-02

    上传用户:远远ssad

  • 基于FPGA和DSP的中频信号检测系统

    基于FPGA和DSP的中频信号检测系统的研究与设计

    标签: FPGA DSP 中频信号 检测系统

    上传时间: 2013-06-17

    上传用户:qiuqing

  • 雷达信号处理在FPGA中的IP核

    随着雷达信号处理技术的不断发展,通用化、系统化、模块化的设计标准日益受到人们的重视,而FPGA和可复用IP核技术的发展使之成为可能。文中从三个方面进行IP内核的开发,一是采用硬件描述语言实现雷达信号处理IP核设计;二...

    标签: FPGA 雷达信号处理 IP核

    上传时间: 2013-05-21

    上传用户:tccc