快速傅立叶变换(FFT)技术是数字信号处理中的核心技术，它已广泛应用于数字信号处理的各个领域，长期以来一直是一个重要的研究课题。近年来，专用数字信号处理器以其优化的硬件结构和优良的性能价格比为FFT的实现提供了一种有效的途径，其中最具有代表性的是美国TI公司的TMS320系列DSP。 本文首先分析了常用FFT算法原理，并进行了算法的讨论和比较，然后详细论述了以浮点型DSP为核心的实现FFT算法的硬件平台的设计。平台的硬件电路主要包括数据采集部分、数据处理部分、数据存储部分和数据显示部分。其中采集部分采用12位高速的A/D转换芯片MAX197，数据处理部分采用32位浮点型DSP芯片-TMS320VC33，数据存储部分采用了大容量的FLASH芯片——K9F2808UOA，数据显示部分采用PHILIPS公司的高亮度、宽视角的TFT彩色液晶显示屏。 为了扩展系统的通信能力，通信接口我们选择CAN总线。软件部分选用了频率抽取基2FFT、分裂基FFT和实序列FFT算法，用C语言进行编程。最后部分是进行软硬件的联合调试，并在此基础上进行了FFT算法实现。 论文结尾以实际的实验曲线分析验证了算法的正确性，同时针对实验中产生的误差找出了原因，并提出了解决的方法。实验结果表明采用浮点DSP实现FFT算法方便且有较高的实时性，可以应用到电力系统谐波分析、振动测试及铁路检测等各个领域。
上传时间： 2013-04-24
上传用户：caixiaoxu26
不间断电源(UPS)是一种能提供优质电源并保证电源供应连续的电力电子装置。它的应用范围广泛，在很多领域，UPS已经成了标准配置。采用数字信号处理器(DSP)实现UPS的数字化控制是当前许多UPS设计者关注的问题。DSP在UPS中的应用主要集中在两个方面：一是将各种先进的控制方法用于逆变实时数字控制；二是利用DSP实现更准确更迅速的锁相环控制。 本文分析了当前逆变控制的各种方案，针对逆变的扰动及谐波周期出现的特点，采用了重复控制来提高逆变输出的稳态特性。因为重复控制具有一个周期延迟控制的特点，本文也采用了PID控制来改善逆变控制的动态性能。本文分析了目前重复控制的常用方案，在建立UPS逆变滤波电路数学模型的基础上设计了新的重复控制和PID控制结合的方案。对重复控制与PID复合控制方案在MATLAB中作了仿真。仿真试验证明了控制方案的有效性。 在硬件方面，设计了在线式UPS系统中DSP的接口电路，其中包括DSP供电电路，蓄电池电压过低检测电路，市电及输出电压过零检测等电路。对DSP的资源进行了分配，充分利用了DSP的外设多和速度快的特点。 在软件方面，设计了各部分的程序，其中包括主程序，软件锁相及正弦参考信号生成程序，输出有效值控制程序以及各种相关的中断及保护程序。 本文结合实际，搭建了实验线路，给出了实验线路的原理及各部分的实验电路。该实验电路可对逆变控制过程和锁相环节进行控制实验。 本文将PID控制与重复控制相结合，对逆变器输出进行控制，验证了重复控制与PID复合控制的有效性。本文还对UPS的DSP数字化控制作了研究，这些都对UPS技术的进步有积极的作用。
上传时间： 2013-05-17
上传用户：t1213121
任意波形发生器已成为现代测试领域应用最为广泛的通用仪器之一，代表了信号源的发展方向。直接数字频率合成(DDS)是二十世纪七十年代初提出的一种全数字的频率合成技术，其查表合成波形的方法可以满足产生任意波形的要求。由于现场可编程门阵列(FPGA)具有高集成度、高速度、可实现大容量存储器功能的特性，能有效地实现DDS技术，极大的提高函数发生器的性能，降低生产成本。 本文首先介绍了函数波形发生器的研究背景和DDS的理论。然后详尽地叙述了用FPGA完成DDS模块的设计过程，接着分析了整个设计中应处理的问题，根据设计原理就功能上进行了划分，将整个仪器功能划分为控制模块、外围硬件、FPGA器件三个部分来实现。最后就这三个部分分别详细地进行了阐述。 在实现过程中，本设计选用了Altera公司的EP2C35F672C6芯片作为产生波形数据的主芯片，充分利用了该芯片的超大集成性和快速性。在控制芯片上选用了三星公司的上S3C2440作为控制芯片。本设计中，FPGA芯片的设计和与控制芯片的接口设计是一个难点，本文利用Altera的设计工具QuartusⅡ并结合Verilog—HDL语言，采用硬件编程的方法很好地解决了这一问题。论文最后给出了系统的测量结果，并对误差进行了一定分析，结果表明，可输出步进为0.01Hz，频率范围0.01Hz～20MHz的正弦波、三角波、锯齿波、方波，或0.01Hz～20KHz的任意波。通过实验结果表明，本设计达到了预定的要求，并证明了采用软硬件结合，利用FPGA技术实现任意波形发生器的方法是可行的。
上传时间： 2013-08-03
上传用户：1079836864
对一些信号的监测尤其是对电压、电流、温度等模拟量的监测有着很广泛的应用，通过监测到的数据，可以对系统相关设置进行及时调整，为人们的生产生活带来便利与保证。 系统采用Actel公司先进的模数混合FPGA以及Actel公司的SOPC设计解决方案，单芯片实现以CortexMI处理器为核心的片上监测系统。它可以完成对电压、电流、温度等模拟量的监测，系统模拟模块将采集到的数据ADC后送给处理器Cortex-MI进行处理，通过串行口，以太网口和OLED，实现与PC主机交互，板上实时显示以及远程主机检测功能。借助于Actel的先进的新型fusion模数混合FPGA器件，单芯片实现可直接对外部模拟信号进行处理的数模混合系统，简化了设计；对电压，电流，温度等模拟量的测控在日常生活中有很重要的意义，该系统在智能家电，电源监控以及微控制器等领域有广泛的应用前景。 本文研究的主要内容包括： 1.对现有嵌入式设计方法进行比较，确定系统设计目标并选择SOPC方案设计系统； 2.系统硬件平台设计； 3.系统软件设计。
上传时间： 2013-06-14
上传用户：tuilp1a
MATLAB信号处理教程（英文），MATLAB的信号处理函数的详细说明
上传时间： 2013-04-24
上传用户：ISRING001
数字图像处理技术是信息科学中近几十年来发展最为迅速的学科之一。目前，数字图像处理技术被广泛应用于航空航天、通信、医学及工业生产等领域中。数字图像处理的特点是处理的数据量大，处理非常耗时，本文研究了在FPGA上用硬件描述语言实现图像处理算法，通过功能模块的硬件化，解决了视频图像处理的速度问题。随着微电子技术的高速发展，FPGA为数字图像信号处理在算法、系统结构上带来了新的方法和思路。 本文设计的基于FPGA的图像处理系统，是一个具有视频图像采集、图像处理、图像显示功能的图像处理系统。该系统采用Altera公司FPGA芯片作为中央处理器，由视频解码模块、图像处理模块、视频编码模块组成。模拟视频信号由CCD传感器送入，经视频解码芯片SAA7113转换成数字视频信号后，图像处理模块完成中值滤波和边缘检测这两种图像处理算法，视频编码芯片SAA7121将数字视频信号转换成模拟视频信号输出。 整个设计及各个模块都在Altera公司的开发环境QuartusⅡ以及第三方仿真软件Modelsim上进行了仿真及逻辑综合。仿真结果表明，使用FPGA硬件处理图像数据不仅能够获得良好的处理效果，处理速度也远远高于软件法处理的方法。
上传时间： 2013-04-24
上传用户：han_zh
本课题是在课题组已实现的高速串行通信平台的基础上，进一步引伸，设计开源的PCI软核通信模块替代Xilinx公司提供的LogiCORE PCI核，力求在从模式下，做到占用资源更少，传输速度更快，也为以后实现更完整的功能提供平台。 本文以此为背景，基于FPGA平台，搭建以开源的PCI软核为核心的串行通信接口平台，使其成为PCI总线与用户逻辑之间的桥梁，使用户逻辑避开与复杂的PCI总线协议。本课题采用Spartan-II FPGA芯片XC2S200-6FG456C系统开发板作为串行通信接口的硬件实验平台，实现了支持配置读/写交易、单数据段读/写、突发模式读/写、命令/地址译码功能和数据传送错误检测与处理功能的PCI软核。 本文主要阐述了以PCI软核为核心的串行通信平台的实现，首先介绍了PCI软核的编程语言、软件工具和硬件实验平台Spartan-II FPGA芯片XC2S200-6FG456C系统开发板。然后，介绍了PCI总线命令、PCI软核所支持的功能、PCI软核两侧信号的定义、PCI软核配置模块以及探讨了PCI软核的状态机接收、发送数据等过程，分析了PCI软核的数据收发功能仿真，主要包括配置读/写交易、单数据段模式读/写和突发模式读/写的仿真图形，并阐述了管脚约束的操作流程。最后介绍PCI软核模块的WDM驱动，内容包括驱动程序简介、驱动程序的开发、中断处理、驱动程序与应用程序之间的通信以及应用程序操作。最后，对PCI软核的各种性能进行了比较分析。整个模块设计紧凑，完成在实验平台上的数据发送。 设计选用硬件描述语言VerilogHDL，在开发工具Xilinx ISE7.1中完成整个系统的设计、综合、布局布线，利用Modelsim进行功能及时序仿真，使用DriverWorks为PCI软核编写WinXP下的驱动程序，用VC++6.0编写相应的测试应用程序。之后，将FPGA设计下载到Spanan-II FPGA芯片XC2S200-6FG456C系统开发板中运行。 文章最后指出工作中的不足之处和需要进一步完善的地方。
上传时间： 2013-04-24
上传用户：sc965382896
GSM是全球使用最为广泛的一种无线通信标准，不仅在民用领域，也在铁路GSM-R等专用领域发挥着极为重要的作用。由于无线信道具有瑞利衰落和延时效应，在通信系统的收发两端也存在不完全匹配等未知因素，因此接收的信号叠加有各种误差因素的影响。GSM接收机的实现离不开系统的同步，为了得到更好的同步质量，就必须对GSM基带同步技术进行研究，选择一种最合适的同步算法。GSM的同步既有时间同步，也有频率同步。 @@ 软件无线电是当前通信领域引入注目的热点之一。长期以来，GSM的接收和解调都是由专用的ASIC芯片来完成的，通过软件来实现GSM接收机的基带算法，体现了软件无线电技术的思想，选择用它们来实现的GSM接收机具有灵活、可靠、扩展性好的优点。 @@ 论文主要讨论GSM接收机同步算法与基于FPGA和DSP的GSM接收机设计， @@ 主要内容包括： @@ 通过相关理论知识的学习，设计验证了GSM基带同步算法。对FB时间同步，讨论了包络检测和FFT变换两种不同的方法；对SB时间同步，介绍实相关和复相关两种方法；对频率同步，给出了一种对FB运用相关运算来精确估计频率误差的算法。 @@ 设计了使用GSM射频收发芯片RDA6210并通过实验室的ALTERA EP3C25FPGA开发板进行控制的GSM射频端的解决方案，论文对RDA6210的性能和控制方式进行了详细的介绍，设计了芯片的控制模块，得到了下变频后的GSM基带信号。 @@ 设计了基于RF前端+FPGA的GSM接收机方案。利用ALTERA EP2S180开发平台来完成基带数据的处理。针对ALTERA EP2S180开发平台模数转换器AD9433的特点使用THS4501设计了单独的差分运算放大器模块；设计了平台的数据存储方案并将该平台得到的基带采样数据用于同步算法的仿真。 @@ 设计了基于RF前端+DSP的GSM接收机方案。利用模数转换器AD9243、FPGA芯片和TMS320C6416TDSP芯片来完成基带数据的处理。设计了McBSP+EDMA传输的数据存储方案。 @@ 给出了接收机硬件测试的结果，从多方面验证了所设计硬件平台的可靠性。 @@关键词：GSM接收机；同步；RF； FPGA；DSP；
上传时间： 2013-07-01
上传用户：sh19831212
本文完成了对MIPS-CPU的指令集确定，流水线与架构设计，代码编写，并且在x86计算机上搭建了称为gccmips_elf的仿真系统，完成了对MIPS-CPU硬件系统的模拟仿真，最终完成FPGA芯片的下载与实现。 @@ 本文完成了包含34条指令的MIPS-CPU指令集的制定，完成了整个MIPS-CPU的架构设计与5级流水线级数的确定。制定了整个CPU的主控制模块的状态转移图；根据MIPS-CPU的指令集的模式，完成了对不同模式下的指令的分析，给出了相应的取指，译码，产生新的程序存储器寻址地址，执行，数据存储器与寄存器文件回写的控制信号，完成取指令模块，译码模块，执行模块，数据回写等模块代码的编写，从而完成了流水线模块的代码设计。 @@ 重点分析了由于流水线设计而引入的竞争与冒险，分析了在不同流水线阶段可能存在的竞争与冒险，对引起竞争与冒险的原因进行了确定，并通过增加一些电路逻辑来避免竞争与冒险的发生，完成了竞争与冒险检测电路模块以及数据回写前馈电路模块的代码编写，从而解决了竞争与冒险的问题，使设计的5级流水线得以畅顺实现。 @@ 完成了MIPS-CPU的仿真系统平台的搭建，该仿真器用来对应用程序进行编译，链接与执行，生成相应汇编语言程序以及向量文件(16进制机器码)；并且同时产生相关的Modelsim仿真，及Quartus II下载验证的文件。本设计利用该仿真系统来评估设计的MIPS-CPU的硬件系统，模拟仿真结果证明本文设计的MIPS-CPU可以实现正常功能。本论文课题的研究成功对今后从事专用RISC-CPU设计的同行提供了有益的参考。 @@ 最终将设计的MIPS-CPU下载到ALTERA公司的FPGA-EP1C6Q240芯片，并且借助ALTERA公司提供的Quartus II软件进行了编译与验证，对设计的MIPS-CPU的资源使用，关键路径上的时序，布线情况进行了分析，最终完成各个指标的检查，并且借助Quartus II软件内嵌的Signal Tap软件进行软硬件联合调试，结果表明设计的MIPS-CPU功能正常，满足约束，指标正确。 @@关键词 MIPS；流水线；竞争与冒险；仿真器；FPGA
上传时间： 2013-07-31
上传用户：gjzeus
数字存储示波器在仪器仪表领域中占有重要的地位，应用范围相当广泛，所以对示波器的研制有重要的理论和实际意义。本文针对数字存储示波器的设计进行了深入的研究，旨在研制出100MHz带宽的数字存储示波器。 从各个方面考虑，选用了DSP、FPGA和单片机的方案来设计整个系统。整个系统采用单通道的方式。信号进来首先经过前端的调理电路把信号电压调整到AD的输入电压范围之内，这里调理电路主要是由信号衰减电路和信号放大电路所组成。调理后的信号再送到AD变换电路里面完成信号的数字化。然后把AD转换后的数据送到FPGA中，并把数据保存到FPGA中的FIFO中，FPGA中的电路主要包括有FIFO、触发系统、峰值检测、时基电路等。 DSP处理器主要是用来从FIFO中提取数据并进行相应的处理。因为DSP运算速度快，所以本文利用DSP来完成滤波和波形重建的时候的插值算法等功能。然后DSP利用其多缓冲串口把数据送到单片机，单片机把从DSP中发送过来的数据显示到LCD上，同时利用单片机来管理键盘等功能。在软件方面主要完成了程序的一些初始化驱动，比如说是FLASH驱动、LCD驱动、DSP串口初始化、FPGA初始化等相关工作。 由于本文采用FPGA，使得数字存储示波器的设计比较灵活，容易升级。可以根据自己的需要进行相关的改进，例如对外围电路做进一步地扩展。
上传时间： 2013-04-24
上传用户：hw1688888
