虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

信号干扰隔离

  • 《高速信号处理FPGADSP设计》

    面向信号处理的FPGA和DSP综合设计。

    标签: FPGADSP 高速信号处理

    上传时间: 2013-10-10

    上传用户:baiom

  • 数字信号处理及其Matlab实现

    数字信号处理及其Matlab实现

    标签: Matlab 数字信号处理

    上传时间: 2013-11-21

    上传用户:blans

  • 数字信号处理c语言程序集

    数字信号处理c语言程序集

    标签: 数字信号处理 c语言 程序

    上传时间: 2013-10-31

    上传用户:dalidala

  • 数字信号处理学习指导与习题精解

    数字信号处理学习指导与习题精解

    标签: 数字信号处理

    上传时间: 2014-12-28

    上传用户:225588

  • 基于DSP Builder数字信号处理器的FPGA设计

    基于DSP Builder数字信号处理器的FPGA设计

    标签: Builder FPGA DSP 数字信号处理器

    上传时间: 2013-10-11

    上传用户:zhuyibin

  • [奥本海姆]数字信号处理(第二版)

    随着信息科学和计算技术的迅速发展,数字信号处理的理论与应用得到飞跃式的发展,形成一门及其重要的学科。数字信号处理也已经成为高等学校相关专业的必修课程。

    标签: 数字信号处理

    上传时间: 2014-01-23

    上传用户:cicizoe

  • 基于DSP芯片的音频信号数字处理接口

    介绍了16bit立体声数字音频信号编解码器CS4218与DSP56F826芯片组成的音频信号数字处理接口,给出了相应的应用电路接口设计和部分软件框图。

    标签: DSP 芯片 数字处理 接口

    上传时间: 2013-11-16

    上传用户:hopy

  • 基于DSP Builder数字信号处理器的FPGA设计

    针对使用硬件描述语言进行设计存在的问题,提出一种基于FPGA并采用DSP Builder作为设计工具的数字信号处理器设计方法。并按照Matlab/Simulink/DSP Builder/QuartusⅡ设计流程,设计了一个12阶FIR 低通数字滤波器,通过Quartus 时序仿真及嵌入式逻辑分析仪SignalTapⅡ硬件测试对设计进行了验证。结果表明,所设计的FIR 滤波器功能正确,性能良好。 Abstract:  Aiming at the problems in designing DSP using HDL,a method of designing DSP based on FPGA which using DSP Builder as designed tool is pointed out.A 12-order low-pass FIR digital filter was designed according to the process of Matlab/Simulink/DSP Builder/QuartusⅡ, and the design was verified by the timing simulation based on QuartusⅡand practical test based on SignalTapⅡ. The result shows the designed filter is correct in function and good in performance.

    标签: Builder FPGA DSP 数字信号处理器

    上传时间: 2013-11-17

    上传用户:lo25643

  • 高速DSP与SDRAM之间信号传输延时的分析

      当今电子技术的发展日新月异,尤其是深亚微米工艺在IC设计中的应用,使得芯片的集成规模愈来愈大,速度愈来愈高,从而使得如何处理高速信号问题成为设计的关键因素之一。随着电子系统中逻辑和系统时钟频率的迅速提高和信号边沿不断变陡,印刷电路板(PCB)的线迹互连和板层特性对系统电气性能的影响也越发重要。对于低频设计线迹互连和板层的影响可以不考虑;当频率超过50MHz时,互连关系和板层特性的影响不容忽视,必须对传输线效应加以考虑,在评定系统性能时也必须考虑印刷电路板板材的电参数。因此,高速系统的设计必须面对互连延迟引起的时序问题以及串扰、传输线效应等信号完整性(SI)问题。本文主要对互连延迟所引起的时序问题进行探讨。

    标签: SDRAM DSP 信号传输 延时

    上传时间: 2013-12-18

    上传用户:如果你也听说

  • 数字陷波器的设计

    陷波器是无限冲击响应(IIR)数字滤波器,该滤波器可以用以下常系数线性差分方程表示:ΣΣ==−−−=MiNiiiinybinxany01)()()( (1)式中: x(n)和y(n)分别为输人和输出信号序列;和为滤波器系数。 iaib对式(1)两边进行z变换,得到数字滤波器的传递函数为: ΠΠΣΣ===−=−−−==NiiMiiNiiiMiiipzzzzbzazH1100)()()( (2)式中:和分别为传递函数的零点和极点。 izip由传递函数的零点和极点可以大致绘出频率响应图。在零点处,频率响应出现极小值;在极点处,频率响应出现极大值。因此可以根据所需频率响应配置零点和极点,然后反向设计带陷数字滤波器。考虑一种特殊情况,若零点在第1象限单位圆上,极点在单位圆内靠近零点的径向上。为了防止滤波器系数出现复数,必须在z平面第4象限对称位置配置相应的共轭零点、共轭极点。 izip∗iz∗ip这样零点、极点配置的滤波器称为单一频率陷波器,在频率ωo处出现凹陷。而把极点设置在零的的径向上距圆点的距离为l-μ处,陷波器的传递函数为: ))1()()1(())(()(2121zzzzzzzzzHμμ−−−−−−= (3)式(3)中μ越小,极点越靠近单位圆,则频率响应曲线凹陷越深,凹陷的宽度也越窄。当需要消除窄带干扰而不能对其他频率有衰减时,陷波器是一种去除窄带干扰的理想数字滤波器。当要对几个频率同时进行带陷滤波时,可以按(2)式把几个单独频率的带陷滤波器(3)式串接在一起。一个例子:设有一个输入,它

    标签: 数字 陷波器

    上传时间: 2013-10-18

    上传用户:uuuuuuu