虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

信号仿真器

  • 低速率语音声码器的研究与实现

    数字语音通信是当前信息产业中发展最快、普及面最广的业务。语音信号压缩编码是数字语音信号处理的一个方面,它和通信领域联系最为密切。在现有的语音编码中,美国联邦标准混合激励线性预测(MELP—Mixed Excited Linear Prediction)算法在2.4kb/s的码率下取得了较好的语音质量,具有广阔的应用前景。 FPGA作为一种快速、高效的硬件平台在数字信号处理和通信领域具有着独特的优势。现代大容量、高速度的FPGA一般都内嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模块。用FPGA来实现数字信号处理可以很好地解决并行性和速度问题,而且其灵活的可配置特性,使得FPGA构成的DSP系统非常易于修改、测试及硬件升级。 本论文阐述了一种基于FPGA的混合激励线性预测声码器的研究与设计。首先介绍了语音编码研究的发展状况以及低速率语音编码研究的意义,接着在对MELP算法进行深入分析的基础上,提出了利用DSP Builder在Matlab中建模的思路及实现过程,最后本文把重点放在MELP声码器的编解码器设计上,利用DSP Builder、QuartusⅡ分别设计了其中的滤波器、分帧加窗处理、线性预测分析等关键模块。 在Simulink环境下运用SignalCompiler对编解码系统进行功能仿真,为了便于仿真,系统中没有设计的模块在Simulink中用数学模型代替,仿真结果表明,合成语音信号与原始信号很好的拟合,系统编解码后语音质量基本良好。

    标签: 低速 语音 声码器

    上传时间: 2013-06-02

    上传用户:lili1990

  • 基于FPGA的高频数字DCDC变换器研究

    在传统的电力电子电路中,DC/DC变换器通常采用模拟电路实现电压或电流的控制。数字控制与模拟控制相比,有着显著的优点,数字控制可以实现复杂的控制策略,同时大大提高系统的可靠性和灵活性,并易于实现系统的智能化。但目前数字控制基本上限于电力传动领域,DC/DC变换器由于其开关频率较高,一般其外围功能由DSP或微处理器完成,而控制的核心,如PWM发生等大多采用专用控制芯片实现。FPGA由于其快速性、灵活性及保密性等优点,近年来在数字控制领域受到越来越多的关注。基于FPGA的DC/DC变换器是电力电子领域重要的研究方向之一。本文研究了同步Buck变换器的建模、设计及仿真,采用Xinlix的VIRTEX-Ⅱ PRO FPGA开发板实现了Buck变换器的全数字控制。 论文首先从Buck变换器的理论分析入手,根据它的物理特性,研究了该变换器的状态空间平均模型和小信号分析。为了获得高性能的开关电源,提出并分析了混杂模型设计方案,然后进行了控制器设计。并采用MATLAB/SIMULINK建立了同步Buck电路的仿真模型,并进行仿真研究。浮点仿真的运算精度与溢出问题,影响了仿真的精度。为了克服这些不足,作者采用了定点仿真方法,得到了满意的仿真结果。论文还着重论述了开关电源的数字控制器部分,数字控制器一般由三个主要功能模块组成:模数转换器、数字脉宽调制器(Digital PulseWidth Modulation:DPWM)和数字补偿器。文中重点研究了DPWM和数字补偿器,阐述了目前高频数字控制变换器中存在的主要问题,特别是高频状态下DPWM分辨率较低,影响控制精度,甚至引起极限环(Limit Cycling)现象,对DPWM分辨率的提高与系统硬件工作频率之间的矛盾、DPWM分辨率与A/D分辨率之间的关系等问题作了全面深入的分析。论文提出了一种新的提高DPWM分辨率的方法,该方法在不提高系统硬件频率的前提下,采用软件使DPWM的分辨率大大提高。作者还设计了两种数字补偿器,并进行了分析比较,选择了合适的补偿算法,达到了改善系统性能的目的。 设计完成后,作者使用ISE 9.1i软件进行了FPGA实现的前、后仿真,验证了所提出理论及控制算法的正确性。作者完成了Buck电路的硬件制作及基于FPGA的软件设计,采用32MHz的硬件晶振实现了11-bit的DPWM分辨率,开关频率达到1MHz,得到了满意的系统性能,论文最后给出了仿真和实验结果。

    标签: FPGA DCDC 高频 数字

    上传时间: 2013-07-23

    上传用户:kristycreasy

  • 基于FPGA的雷达信号数字接收机的实现

    在雷达信号侦察中运用宽带数字接收技术是电子侦察的一个重要发展方向。数字信号处理由于其精度高、灵活性强、以及易于集成等特点而应用广泛。电子系统数字化的最大障碍是宽带高速A/D变换器的高速数据流与通用DSP处理能力的不匹配。而FPGA的广泛应用,为解决上述矛盾提供了一种有效的方法。 本文利用FPGA技术,设计了具备高速信号处理能力的宽带数字接收机平台,并提出了数字接收机实现的可行性方法,以及对这些方法的验证。具体来说就是如何利用单片的FPGA实现对雷达信号并行地实时检测和参数估计。所做工作主要分为两大部分: 1、适合于FPGA硬件实现的算法的确定及仿真:对A/D采样信号采用自相关累加算法进行信号检测,利用信号的相关性和噪声的独立性提高信噪比,通过给出检测门限来估计信号的起止点。对于常规信号的频率估计,采用Rife算法。通过Matlab仿真,表明上述算法在运算量和精度方面均有良好性能,适合用作FPGA硬件实现。 2、算法的FPGA硬件实现:针对原算法中极大消耗运算量的相关运算,考虑到FPGA并行处理的特点,将原算法修改为并行相关算法,并加入流水线,这样处理极大地提高了系统的数据吞吐率。采用Xilinx公司的Virtex-4系列中的XC4VSX55芯片作为开发平台完成设计,系统测试结果表明,本设计能正常工作,满足系统设计要求。 文章的最后,结合系统设计给出几种VHDL优化方法,主要围绕系统的速度、结构和面积等问题展开讨论。

    标签: FPGA 雷达信号 数字接收机

    上传时间: 2013-06-25

    上传用户:songnanhua

  • 基于FPGA的OQPSK调制解调器

    偏移正交相移键控(OQPSK:Offset Quadrature Phase Shift Keying)调制技术是一种恒包络调制技术,具有频谱利用率高、频谱特性好等特点,广泛应用于卫星通信和移动通信领域。 论文以某型侦收设备中OQPSK解调器的全数字化为研究背景,设计并实现了基于FPGA的全数字OQPSK调制解调器,其中调制器主要用于仿真未知信号,作为测试信号源。论文研究了全数字OQPSK调制解调的基本算法,包括成形滤波器、NCO模型、载波恢复、定时恢复等;完成了整个调制解调算法的MATLAB仿真。在此基础上,采用VHDL硬件描述语言在Xilinx公司ISE7.1开发环境下设计并实现了各个算法模块,并在硬件平台上加以实现。通过实际现场测试,实现了对所侦收信号的正确解调。论文还实现了解调器的百兆以太网接口,使得系统可以方便地将解调数据发送给计算机进行后续处理。

    标签: OQPSK FPGA 调制解调器

    上传时间: 2013-05-19

    上传用户:zl123!@#

  • 干涉型光纤水听器信号解调方法研究

    光纤水听器自问世以来,在巨大的军事价值和民用价值推动下得到了迅速发展,已逐渐从实验室研究阶段走向工程应用。同时随着光纤水听器的不断发展,对水声信号的检测技术以及数字处理能力也提出了新的要求。论文在此背景下开展了一系列研究工作,并提出了利用FPGA(Field ProgrammableGate Array,现场可编程门阵列)实现光纤3×3耦合器解调算法的新思路。 目前干涉型光纤水听器的解调一般采用PGC(Phase Generated Carrier,相位生成载波技术)技术和基于3×3光纤耦合器干涉的解调技术。PGC技术在解调过程中引入了载波信号,它对采样率,激光器等的要求都较高,因此我们把目光投向3×3耦合器解调技术,文中对其解调原理进行了阐述,对采样率的确定进行了讨论,并对3×3耦合器三路输出不对称的情况进行了分析,最后在本文的结论部分提出了基于3×3耦合器解调的改良方案。 目前,光纤信号数字化解调的硬件实现采用DSP(Digital Signal Process,可编程数字信号处理器)信号处理机,与之相比,FPGA解调具有速度快、资源占用少、易于扩展等优势。本文对FPGA与DSP、ASIC(application-specificintegrated circuit,专用集成电路)实现方案进行了对比,分析了适合利用FPGA实现的算法所应具备的特征;介绍了3×3耦合器解调算法中各个模块的设计情况;分析了系统的工作情况,硬件的构造及芯片的选择,最后验证了利用FPGA可以实现3×3耦合器解调算法。

    标签: 干涉型 光纤水听器 信号解调 方法研究

    上传时间: 2013-07-03

    上传用户:love1314

  • 基于FPGA的视频编码器的设计

    未来的时代是信息时代,信息需要通过媒体来进行记录、传播和获取。视频数据的压缩技术和解压缩技术成了多媒体技术中的关键技术之一,本论文设计的芯片正是基于FPGA实现视频编码器的设计,主要面向于对音频和视频信号进行压缩和解压缩的广泛场合。 本论文首先对FPGA技术做了介绍,主要从FPGA的结构和特点,阐述了FPGA设计的输入、综合、仿真、实现等,其次介绍了当今主流的视频编码标准,如H.263、H.264。本论文基于FPGA来实现视频编码,提出了视频编解码器系统设计方案,包括系统设计和模块设计,最后,文章又提出了图像预处理部分和运动估计部分的设计思想和实现步骤,其中的运动估计设计部分是整个论文的关键,以及通过仿真得到理想的结果。

    标签: FPGA 视频编码器

    上传时间: 2013-06-28

    上传用户:aa17807091

  • 基于FPGA的数字下变频器

    本文设计和实现了基于FPGA的数字下变频器DDC,用于宽带数字中频软件无线电接收机中。采用自上向下的模块化设计方法,将DDC的功能划分为基本单元,实现这些功能模块并组成模块库。在具体应用时,优化配置各个模块来满足具体无线通信系统性能的要求。这样做比传统ASIC数字下变频器具有更好的可编程性和灵活性,从而满足不同的工程设计需求。 首先阐述了软件无线电中关键的数字信号处理技术,包括中频处理中的下变频技术、抽取技术以及带通采样技术。利用MATLAB的Simulink完成了对系统的设计与仿真,验证了设计的正确性。之后用QuartusII进行了基于FPGA抽取滤波器和NCO等关键模块的设计,编译后进行了时序仿真,最后在PCB板上实现了实际电路并应用于工程项目中。

    标签: FPGA 数字下变频

    上传时间: 2013-08-05

    上传用户:lishuoshi1996

  • 基于FPGA的RS码编译码器的设计与实现

    研制发射微小卫星,是我国利用空间技术服务经济建设、造福人类的重要途径。现代微小卫星在短短20年里能取得长足的发展,主要取决于微小卫星自身的一系列特点:重量轻,体积小,成本低,性能高,安全可靠,发射方便、快捷灵活等。在卫星通信系统中,由于传输信道的多径和各种噪声的影响,信号在接收端会引起差错,通过信道编码环节,可对这些不可避免的差错进行检测和纠正。 在微小卫星通信链路中,信道编码器的任务是差错控制。本文采用符合空间数据系统咨询委员会CCSDS标准的链接码进行信道编码,即内码为(2,1,6)的卷积码,外码为(255,223)的RS码,中间进行交织操作。其中,里德-索罗蒙码(简称RS码)是一种重要的非二进制BCH码,是分组码中纠错能力最强的纠错码,一次可以纠正多个突发错误,广泛地用于空间通信中。 本文针对南京航空航天大学自行研制的微小卫星通信分系统的技术要求,在用SystemView和C语言仿真的基础上,用硬件描述语言Verilog设计了RS(255,223)编码器和译码器,使用Modelsim软件进行了功能仿真,并通过Xilinx公司的软件ISE对设计进行综合、布局布线,最后生成可下载的比特流文件下载到Xilinx公司的型号为XC3S2000的FPGA芯片中,完成了电路的设计并实现了编码译码的功能,表明本文设计的信道编解码器的正确性和实用性,满足了微小卫星通信分系统的技术要求。

    标签: FPGA RS码 编译码器

    上传时间: 2013-08-01

    上传用户:lili123

  • 基于FPGA的回波抵消器设计与实现

    回波抵消器在免提电话、无线产品、IP电话、ATM语音服务和电话会议等系统中,都有着重要的应用。在不同应用场合对回波抵消器的要求并不完全相同,本文主要研究应用于电话系统中的电回波抵消器。电回波是由于语音信号在电话网中传输时由于阻抗不匹配而产生的。 传统回波抵消器主要是基于通用DSP处理器实现的,这种回波抵消器在系统实时性要求不高的场合能很好的满足回波抵消的性能要求,但是在实时性要求较高的场合,其处理速度等性能方面已经不能满足系统高速、实时的需要。现代大容量、高速度的FPGA的出现,克服了上诉方案的诸多不足。用FPGA来实现数字信号处理可以很好地解决并行性和速度问题,且其灵活的可配置特性使得FPGA构成的DSP系统非常易于修改、测试和硬件升级。 本文研究目标是如何在FPGA芯片上实现回波抵消器,完成的主要工作有: (1)深入研究了回波抵消器各模块算法,包括自适应滤波算法、远端检测算法、双讲检测算法、NLP算法、舒适噪声产生算法,并实现了这些算法的C程序。 (2)深入研究了回波抵消器基于FPGA的设计流程与实现方法,并利用硬件描述语言Verilog HDL实现了各部分算法。 (3)在OuartusⅡ和ModelSim仿真环境下对该系统进行模块级和系统级的功能仿真、时序仿真和验证。并在FPGA硬件平台上实现了该系统。 (4)根据ITU-T G.168的标准和建议,对设计进行了大量的主、客测试,各项测试结果均达到或优于G.168的要求。

    标签: FPGA 回波抵消器

    上传时间: 2013-06-23

    上传用户:123啊

  • 基于FPGA的直扩调制解调器

    扩频通信系统与常规的通信系统相比,具有很强的抗窄带干扰,抗多径干扰,抗人为干扰的能力,并具有信息隐蔽、多址保密通信等优点。在近年来得到了迅速的发展。本论文主要讨论和实现了基于FPGA的直接序列扩频信号的解扩解调处理。论文对该直扩通信系统和FPGA设计方法进行了相关研究,最后用Altera公司的最新的FPGA开发平台Quarus Ⅱ5.0实现了相关设计。 整个系统分为两个部分,发送部分和接收部分。发送部分主要有串并转换、差分卷积编码、PN码扩频、QPSK调制、成型滤波等模块。接收部分主要有前端抗干扰、数字下变频、解扩解调等模块。 论文首先介绍了扩频通信系统的特点以及相关技术的国内外发展现状,并介绍了本论文的研究思路和内容。 然后,论文分析了几种常用的窄带干扰抑制、载波同步及PN码同步算法,结合实际需要,设计了一种零中频DSSS解调解扩方案。给出了抗窄带干扰、PN码捕获及跟踪以及载波同步的算法分析,采用了基于数字外差调制的自适应陷波器来进行前端窄带干扰抑制处理,用基于自适应门限技术的滑动相关捕获和分时复用单相关器跟踪来改善PN码同步的性能,用基于硬判决的COSTAS(科斯塔斯)环来减少载波提取的算法复杂度,用改进型CORDIC算法实现NCO来方便的进行扩展。 接着,论文给出了系统总体设计和发送及接受子系统的各个功能模块的实现分析以及在Quartus Ⅱ5.0上的实现细节,给出了仿真结果。 然后论文介绍了整个系统的硬件电路设计和它在真实系统中连机调试所得到的测试结果,结果表明该系统具有性能稳定,灵活性好,生产调试容易,体积小,便于升级等特点并且达到课题各项指标的要求。 最后是对论文工作的一些总结和对今后工作的展望。

    标签: FPGA 调制解调器

    上传时间: 2013-07-04

    上传用户:yd19890720