用VB制作标准DLL动态连接库-- ?肰B制作标准DLL动态连接库-- 用VB制作标准DLL动态连接库
上传时间： 2013-12-13
上传用户：Amygdala
本文介绍了USB设备Bulk模式驱动程序的设计。该设计使用FIFO消息队列、信号量机制和定时器中断机制，可在不同的操作系统中实现。文中所用到的程序体系结构对于实现不同USB设备进行Bulk模式通讯是通用的。
上传时间： 2014-01-20
上传用户：wpwpwlxwlx
罗马尼亚克鲁日工程大学Mircea Dă bâ can, PhD提供的示波器开发全文挡及C,VHDL代码.
上传时间： 2016-03-07
上传用户：yzy6007
第7章 Java B/S结构编程 253 实例76 简单的Servlet程序 254 实例77 简单的留言簿 256 实例78 JSP+Java Bean的计数器 258 实例79 数据库查询 260 实例80 文件的上传下载 262 实例81 收发E-mail 267 实例82 B/S结构的聊天室 269 实例83 网上选课 276 实例84 B/S结构的商业应用——购物车 282 实例85 通过JSP调用Applet程序 285 实例86 JSP与XML的结合 2
上传时间： 2016-03-07
上传用户：maizezhen
7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用VHDL译码程序在FPGA或CPLD中实现。本项实验很容易实现这一目的。例6-1作为7段BCD码译码器的设计，输出信号LED7S的7位分别接如图6-1数码管的7个段，高位在左，低位在右。例如当LED7S输出为 "1101101" 时，数码管的7个段：g、f、e、d、c、b、a分别接1、1、0、1、1、0、1，接有高电平的段发亮，于是数码管显示“5”。
上传时间： 2014-01-08
上传用户：wff
视频加扰器源代码,用于电视信号收费系统加扰
上传时间： 2014-01-24
上传用户：hwl453472107
译码器的逻辑功能是将已赋予特定含义的一组二进制输入代码的原意"翻译"出来,变成对应的输出高低电平信号.该程序为3-8译码器.基于VHDL,其开发环境是MAXPLUS2.
上传时间： 2013-12-23
上传用户：lepoke
4位数值比较器MC14585B.能够将两个输入信号比较的各种情况送到输出端口上.本程序基于VHDL语言,开发环境是MAXPLUS2
上传时间： 2016-03-09
上传用户：363186
This a linux device driver for Ralink RT2500USB b/g WLAN Card. This driver implements basic 802.11 function. Infrastructure and Ad-hoc mode with open or shared or wpapsk or wpa2psk authentication method. WEP-40 and WEP-104 or tkip or aes encryption.
标签： driver This implements Ralink
上传时间： 2016-03-10
上传用户：cc1015285075
2008年全国大学生数学建模大赛B题的解题程序。本程序不仅解决题目的要求，同时考虑多个因素，很有价值。
上传时间： 2016-03-10
上传用户：lepoke
