余3码全部资料 - 虫虫开发者社区

2015-03-07 97 余3码

电路细分

2014-12-25 84 余3码

离散余弦变换的verilog源代码，经过验证可实现

2016-01-11 31 余3码

反余弦变换编码的verilog算法，经测试通过

2013-12-23 52 余3码

用matlab实现的离散余弦编码，主要通过离散余弦编码的原理，用matlab实现的源代码。

2016-06-22 23 余3码

2016-08-20 195 余3码

2014-01-08 28 余3码

2015-01-30 112 余3码

难得一见的三八译码器行为级Verilog实现，可精准控制八位输出中指定位置为0，默认全1，适合数字电路设计与验证参考。

2026-02-20 1 余3码

涵盖3-8译码器的逻辑设计与实现，从基本原理到实际应用的完整讲解，适合数字电路入门学习者掌握基础逻辑器件的工作方式与使用场景。

2026-01-24 2 余3码

余3码