用于数据块容错编码校验的芯片的RS编码器设计
用于数据块容错编码校验的芯片的RS编码器设计...
用于数据块容错编码校验的芯片的RS编码器设计...
用于数据块容错编码校验的芯片的RS编码器设计的测试代码...
用verilog HDL实现了83编码器....
用VERILOG语言实现了8BIT编码器....
EZW举例 该源代码包含有6个文件: EZW.H - EZW编码器头文件 EZW.C - EZW编码器文件 MATRIX2D.H MATRIX2D.C - 编码器数据结果定义和数据操作 FIFO.H FIFO.C - 扫描方式定义:先入先出原则 LIST.H LIST.C - 零树结...