0239、1.8 GHz CMOS 有源负载低噪声放大器
标签：
上传时间： 2014-04-09
上传用户：lxm
应用于北斗卫星通信系统的低噪声放大器设计_杨阳这是一份非常不错的资料，欢迎下载，希望对您有帮助！
上传时间： 2021-11-09
上传用户：
利用Cadence设计COMS低噪声放大器
上传时间： 2022-07-17
上传用户：
在马达控制类应用中，正交编码器可以反馈马达的转子位置及转速信号.TM32F10x系列MCU集成了正交编码器接口，增量编码器可与MCU直接连接而无需外部接口电路。该应用笔记详细介绍了STM32F1Ox与正交编码器的接口，并附有相应的例程，使用户可以很快地掌握其使用方法.1正交编码器原理正交编码器实际上就是光电编码器，分为增量式和绝对式，较其它检测元件有直接输出数字量信号，惯量低，低噪声，高精度，高分辨率，制作简便，成本低等优点。增量式编码器结构简单，制作容易，一般在码盘上刻A.B.Z三道均匀分布的刻线，由于其给出的位置信息是增量式的，当应用于伺服领域时需要初始定位格雷码绝对式编码器一般都做成循环二进制代码，码道道数与二进制位数相同。格富码绝对式编码器可直接输出转子的绝对位置，不需要测定初始位置，但其工艺复杂、成本高，实现高分辨率、高精度较为困难。本文主要针对增量式正交编码器，它产生两个方波信号A和B，它们相差+-90.其符号由转动方向决定。如下图所示：图1：增量式正交编码器输出信号波形2 STM32F10x正交编码器接口详述STM32F10x的所有通用定时器及高级定时器都集成了正交编码器接口，定时器的两个输入TII和TI2直接与增量式正交编码器接口，当定时器设为正交编码器模式时，这两个信号的边沿作为计数器的时钟，而正交编码器的第三个输出（机械零位），可连接外部中断口来触发定时器的计数器复位.
上传时间： 2022-06-18
上传用户：zhanglei193
HX711是一款专为高精度电子秤而设计的24位A/D转换器芯片。与同类型其它芯片相比，该芯片集成了包括稳压电源、片内时钟振荡器等其它同类型芯片所需要的外围电路，具有集成度高、响应速度快、抗干扰性强等优点。降低了电子秤的整机成本，提高了整机的性能和可靠性。该芯片与后端MCU 芯片的接口和编程非常简单，所有控制信号由管脚驱动，无需对芯片内部的寄存器编程。输入选择开关可任意选取通道A 或通道B，与其内部的低噪声可编程放大器相连。通道A 的可编程增益为128 或64，对应的满额度差分输入信号幅值分别为±20mV或±40mV。通道B 则为固定的64 增益，用于系统参数检测。芯片内提供的稳压电源可以直接向外部传感器和芯片内的A/D 转换器提供电源，系统板上无需另外的模拟电源。芯片内的时钟振荡器不需要任何外接器件。上电自动复位功能简化了开机的初始化过程。
上传时间： 2022-07-24
上传用户：
由于低场磁共振自由感应（FID-Free Induction Decay）信号十分微弱,信噪比低,所以信号放大电路的设计、调试具有一定的困难.该文首先对低场磁共振电路系统的各个功能模块进行了分析,并估算了低场磁共振的信号幅值,然后重点对天线接口和前置放大两个电路模块进行了分析研究.天线接口电路是射频发射电路、信号接收电路与磁体天线的接口电路.针对接收信号弱、信噪比低的情况,天线接口电路不但要实现天线的三个状态（发射、泄放、接收）间的切换,而且要对信号进行无源放大.该文在完成了天线接口电路功能分析后,建立了简化模型,然后对其参数进行分析计算,得出了满足最大放大倍数和期望带宽时的调试指导参数,还据此设计了校验信号发生电路.前置放大电路主要完成磁共振FID信号的有源放大.该文在进行了方案讨论后,给出了具体的前置放大电路,并对其工作状态进行了静态工作点计算和动态仿真分析,计算了增益系数,分析了带宽,并作了噪声分析.该文还参照高频电路的设计特点,分析了低场磁共振信号放大电路的噪声干扰的来源、种类;讨论了器件选择、电路布板等方面的注意事项;给出了减小噪声干扰的一些具体措施.
上传时间： 2013-06-01
上传用户：hanli8870
38V/100A可直接并联大功率AC/DC变换器 随着电力电子技术的发展，电源技术被广泛应用于计算机、工业仪器仪表、军事、航天等领域，涉及到国民经济各行各业。特别是近年来，随着IGBT的广泛应用，开关电源向更大功率方向发展。研制各种各样的大功率，高性能的开关电源成为趋势。某电源系统要求输入电压为AC220V，输出电压为DC38V，输出电流为100A，输出电压低纹波，功率因数>0.9，必要时多台电源可以直接并联使用，并联时的负载不均衡度<5％。 设计采用了AC/DC/AC/DC变换方案。一次整流后的直流电压，经过有源功率因数校正环节以提高系统的功率因数，再经半桥变换电路逆变后，由高频变压器隔离降压，最后整流输出直流电压。系统的主要环节有DC/DC电路、功率因数校正电路、PWM控制电路、均流电路和保护电路等。 1 有源功率因数校正环节 由于系统的功率因数要求0.9以上，采用二极管整流是不能满足要求的，所以，加入了有源功率因数校正环节。采用UC3854A/B控制芯片来组成功率因数电路。UC3854A/B是Unitrode公司一种新的高功率因数校正器集成控制电路芯片，是在UC3854基础上的改进。其特点是：采用平均电流控制，功率因数接近1，高带宽，限制电网电流失真≤3％[1]。图1是由UC3854A/B控制的有源功率因数校正电路。 该电路由两部分组成。UC3854A/B及外围元器件构成控制部分，实现对网侧输入电流和输出电压的控制。功率部分由L2，C5，V等元器件构成Boost升压电路。开关管V选择西门康公司的SKM75GB123D模块，其工作频率选在35kHz。升压电感L2为2mH/20A。C5采用四个450V/470μF的电解电容并联。因为，设计的PFC电路主要是用在大功率DC/DC电路中，所以，在负载轻的时候不进行功率因数校正，当负载较大时功率因数校正电路自动投入使用。此部分控制由图1中的比较器部分来实现。R10及R11是负载检测电阻。当负载较轻时，R10及R11上检测的信号输入给比较器，使其输出端为低电平，D2导通，给ENA(使能端)低电平使UC3854A/B封锁。在负载较大时ENA为高电平才让UC3854A/B工作。D3接到SS（软启动端），在负载轻时D3导通，使SS为低电平；当负载增大要求UC3854A/B工作时，SS端电位从零缓慢升高，控制输出脉冲占空比慢慢增大实现软启动。 2 DC/DC主电路及控制部分分析 2.1 DC/DC主电路拓扑 在大功率高频开关电源中，常用的主变换电路有推挽电路、半桥电路、全桥电路等[2]。其中推挽电路的开关器件少，输出功率大，但开关管承受电压高（为电源电压的2倍），且变压器有六个抽头，结构复杂；全桥电路开关管承受的电压不高，输出功率大，但是需要的开关器件多（4个），驱动电路复杂。半桥电路开关管承受的电压低，开关器件少，驱动简单。根据对各种拓扑方案的工程化实现难度，电气性能以及成本等指标的综合比较，本电源选用半桥式DC/DC变换器作为主电路。图2为大功率开关电源的主电路拓扑图。
上传时间： 2013-11-13
上传用户：ukuk
/*--------- 8051内核特殊功能寄存器 -------------*/ sfr ACC = 0xE0; //累加器 sfr B = 0xF0; //B 寄存器 sfr PSW = 0xD0; //程序状态字寄存器 sbit CY = PSW^7; //进位标志位 sbit AC = PSW^6; //辅助进位标志位 sbit F0 = PSW^5; //用户标志位0 sbit RS1 = PSW^4; //工作寄存器组选择控制位 sbit RS0 = PSW^3; //工作寄存器组选择控制位 sbit OV = PSW^2; //溢出标志位 sbit F1 = PSW^1; //用户标志位1 sbit P = PSW^0; //奇偶标志位 sfr SP = 0x81; //堆栈指针寄存器 sfr DPL = 0x82; //数据指针0低字节 sfr DPH = 0x83; //数据指针0高字节 /*------------ 系统管理特殊功能寄存器 -------------*/ sfr PCON = 0x87; //电源控制寄存器 sfr AUXR = 0x8E; //辅助寄存器 sfr AUXR1 = 0xA2; //辅助寄存器1 sfr WAKE_CLKO = 0x8F; //时钟输出和唤醒控制寄存器 sfr CLK_DIV = 0x97; //时钟分频控制寄存器 sfr BUS_SPEED = 0xA1; //总线速度控制寄存器 /*----------- 中断控制特殊功能寄存器 --------------*/ sfr IE = 0xA8; //中断允许寄存器 sbit EA = IE^7; //总中断允许位 sbit ELVD = IE^6; //低电压检测中断控制位 8051
上传时间： 2013-10-30
上传用户：yxgi5
摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。
上传时间： 2013-11-06
上传用户：smallfish
摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。
上传时间： 2013-10-13
上传用户：lml1234lml
