数字语音通信是当前信息产业中发展最快、普及面最广的业务。语音信号压缩编码是数字语音信号处理的一个方面，它和通信领域联系最为密切。在现有的语音编码中，美国联邦标准混合激励线性预测（MELP—Mixed Excited Linear Prediction）算法在2．4kb/s的码率下取得了较好的语音质量，具有广阔的应用前景。 FPGA作为一种快速、高效的硬件平台在数字信号处理和通信领域具有着独特的优势。现代大容量、高速度的FPGA一般都内嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模块。用FPGA来实现数字信号处理可以很好地解决并行性和速度问题，而且其灵活的可配置特性，使得FPGA构成的DSP系统非常易于修改、测试及硬件升级。 本论文阐述了一种基于FPGA的混合激励线性预测声码器的研究与设计。首先介绍了语音编码研究的发展状况以及低速率语音编码研究的意义，接着在对MELP算法进行深入分析的基础上，提出了利用DSP Builder在Matlab中建模的思路及实现过程，最后本文把重点放在MELP声码器的编解码器设计上，利用DSP Builder、QuartusⅡ分别设计了其中的滤波器、分帧加窗处理、线性预测分析等关键模块。 在Simulink环境下运用SignalCompiler对编解码系统进行功能仿真，为了便于仿真，系统中没有设计的模块在Simulink中用数学模型代替，仿真结果表明，合成语音信号与原始信号很好的拟合，系统编解码后语音质量基本良好。
上传时间： 2013-06-02
上传用户：lili1990
本文进行了基于FPGA的GPS直序伪码扩频接收机的设计和数字化硬件实现。论文首先对GPS卫星导航定位系统进行了分析，并对与数字化接收机直接相关联的GPS信号中频部分结合实际系统要求进行了设计和分析，由此确定了数字化伪码捕获跟踪接收机研制的具体要求，之后完成了接收机中频数字化方案设计。同时对伪码捕获跟踪后端的载波捕获跟踪的实现方案进行了描述和分析。最后利用EDA工具在FPGA芯片上实现了GPS数字化接收机的伪码捕获跟踪。 受工作环境的制约，GPS卫星接收机系统首先表现为功率受限系统，接收机必须满足在低信噪比条件下工作。同时接收机与卫星间高动态产生的多普勒频率，给接收机实现快速捕获带来了难度。通过仿真分析，综合了实现难度和性能两方面因素，针对小信噪比工作条件提出了改进型的序贯伪码捕获实施方案。同时按照捕获概率和时间的要求，对接收机偏压、上、下门限、NCO增益等进行了设计和仿真分析，确定了捕获的数字化实现方案，伪码跟踪采用超前滞后环方案。捕获完成后可使本地伪码与接收伪码的相对误差保持在±1/4码元范围内，而跟踪环路的跟踪范围为±4/3码元，保证了捕获到跟踪的可靠衔接，同时采用可变环路带宽措施解决了跟踪速度和精度的矛盾。 在数字化实现设计中，给出了详细的数字化实现方案和分析，这样在保证工作精度的同时尽量减少硬件资源的开销，利用EDA工具，采用Veilog设计语言在Xilinx的VirtexII系列的XC2V500fg256的FPGA上完成数字化接收机伪码捕获跟踪的实现，并在其开发平台上对数字化接收机进行了仿真验证，在给定的工作条件下达到了设计性能和指标要求。
上传时间： 2013-04-24
上传用户：15510133306
由于其很强的纠错性能和适合硬件实现的编译码算法，卷积编码和软判决维特比译码目前已经广泛应用于卫星通信系统。然而随着航天事业的发展，卫星有效载荷种类的增多和分辨率的不断提高，信息量越来越大。如何在低信噪比的功率受限信道条件下提高传输速率成为目前亟待解决的问题。本论文结合在研项目，在编译码算法、编译码器的设计与实现、编译码器性能提高三个方面对卷积编码和维特比译码进行了深入研究，并进一步介绍了使用VHDL语言和原理图混合输入的方式，实现一种(7,3/4)增信删余方式的高速卷积编码器和维特比译码器的详细过程；然后将设计下载到XILINX的Virtex2 FPGA内部进行功能和时序确认，最终在整个数据传输系统中测试其性能。本文所实现的维特比译码器速率达160Mbps，远远高于目前国内此领域内的相关产品速率。 首先，论文具体介绍了卷积编码和维特比译码的算法，研究卷积码的各种参数(约束长度、生成多项式、码率以及增信删余等)对其译码性能的影响；针对项目需求，确定卷积编码器的约束长度、生成多项式格式、码率和相应的维特比译码器的回归长度。 其次，论文介绍了编解码器的软、硬件设计和调试一根据已知条件，使用VHDL语言和原理图混合输入的方式设计卷积编码和维特比译码的源代码和原理图，分别采用功能和电路级仿真，确定卷积编码和维特比译码分别需要占用的资源，考虑卷积编码器和维特比译码器的具体设计问题，包括编译码的基本结构，各个模块的功能及实现策略，编译码器的时序、逻辑综合等；根据软件仿真结果，分别确定卷积编码器和维特比译码器的接口、所需的FPGA器件选型和进行各自的印制板设计。利用卷积码本身的特点，结合FPGA内部结构，采用并行卷积编码和译码运算，设计出高速编译码器；对软、硬件分别进行验证和调试，并将验证后的软件下载到FPGA进行电路级调试。 最后，论文讨论了卷积编码和维特比译码的性能：利用已有的测试设备在整个数据传输系统中测试其性能(与没有采用纠错编码的数传系统进行比对)；在信道中加入高斯白噪声，模拟高斯信道，进行误码率和信噪比测试。
上传时间： 2013-04-24
上传用户：mingaili888
传统的频率调制和相位调制两种数字调制方式都存在频谱利用率低、抗多径衰落能力差、功率谱衰减慢、带外辐射严重等不足。正交振幅调制(QAM)是一种相位和振幅联合控制的数字调制技术，它不仅可以得到更高的频谱效率，而且可...
上传时间： 2013-04-24
上传用户：embedtu
文章首先分析比较了光伏并网逆变器的各种主电路结构优缺点，提出适合小 功率光伏系统的两级式并网结构，并对前级DC-DC电路和后级DC-AC分别进行 了电路结构的选择。
上传时间： 2013-06-14
上传用户：jjj0202
LT8900是LDT公司生产的一款低成本，高集成度的2.4GHZ的无线收发芯片，片上集成发射机，接收机，频率综合器，GFSK调制解调器。发射机支持功率可调，接收机采用数字扩展通信机制，在复杂环境和强干扰条件下，可以达到优良的收发性能。外围电路简单，只需搭配MCU以及少数外围被动器件。LT8900传输GFSK信号，发射功率约为2dBm，最大可以到6dBm。接收机采用低中频结构，接收灵敏度可以达到-87dBm。数字信道能量检测可以随时监控信道质量。 片上的发射接收FIFO寄存器可以和MCU进行通信，存储数据，然后以1Mbps数据率在空中传输。它内置了CRC，FEC，auto-ack和重传机制，可以大大简化系统设计并优化性能。 数字基带支持4线SPI和2线I2C接口，此外还有Reset，Pkt_flag, Fifo_flag三个数字接口。 为了提高电池使用寿命，芯片在各个环节都降低功耗，芯片最低工作电压可以到1.9V，在保持寄存器值条件下，最低电流为1uA。 芯片有QFN24 4*4mm和SSOP16封装，都符合RoHS标准。
上传时间： 2013-04-24
上传用户：kirivir
本文介绍了用MATLAB 分析、设计、和实现IIR数字低通滤波器的方法。并依据IIR型数字滤波器设计的传统方法，利用MATLAB工具采用两种不同的方法快速有效的实现了对IIR数字滤波器的设计. 关键词：MATLAB IIR数字低通滤波器
上传时间： 2013-08-05
上传用户：ljthhhhhh123
Behzad Razavi 所著的《射频微电子学》（RF Microelectronics）的翻译稿，清华大学微电子学研究所参与翻译。主要内容有：射频电子学常见的概念和术语，以及评价射频电路性能的主要指标；模拟和数字信号的调制、解调；常见的无线通信标准；无线前端收发器的结构和集成电路的实现；低噪声放大器和混频器、振荡器、频率综合 器和功率放大器的电路原理和分析方法，等等。
标签： BehzadRazavi 射频 微电子学
上传时间： 2013-06-23
上传用户：huql11633
OCL功率放大器即为无输出电容功率放大器。采用两组电源供电，使用了正负电源，在电压不太高的情况下，也能获得比较大的输出功率，省去了输出端的耦合电容。使放大器低频特性得到扩展。OCL功放电路也是定压式输出电路，其电路由于性能比较好，所以广泛地应用在高保真扩音设备中
上传时间： 2013-04-24
上传用户：hull021
·摘要： 以电机控制专用芯片TMS320F240DSP为控制核心,空间矢量脉宽调制(SVPWM)技术为理论依据,设计了一款高性价比的全数字小功率变频器;采用现代电力电子变换技术(AC-DC-AC)和高级数字信号处理器等技术,给出了一种小功率通用变频器的设计方案和详细硬件软件设计过程,利用软件实现了七段式SVPWM的生成,通过实验说明,所提出并设计的这种新型变频器结构简单,经济实用,具有良
上传时间： 2013-04-24
上传用户：axxsa
