CN1185是一款低功耗四通道电压监测芯片，其消耗的电流只有7.3微安,非常适合监测电池电压。芯片内部包含四个电压比较器，每个比较器的正输入端接到芯片内部的电压基准源，可以用来监测4个不同的电压
上传时间： 2013-06-21
上传用户：yuanyuan123
数字超声诊断设备在临床诊断中应用十分广泛，研制全数字化的医疗仪器已成为趋势。尽管很多超声成像仪器设计制造中使用了数字化技术，但是我们可以说现代VLSI 和EDA 技术在其中并没有得到充分有效的应用。随着现代电子信息技术的发展，PLD 在很多与B 型超声成像或多普勒超声成像有关的领域都得到了较好的应用，例如数字通信和相控雷达领域。 在研究现代超声成像原理的基础上，我们首先介绍了常见的数字超声成像仪器的基本结构和模块功能，同时也介绍了现代FPGA 和EDA 技术。随后我们详细分析讨论了B 超中，全数字化波束合成器的关键技术和实现手段。我们设计实现了片内高速异步FIFO 以降低采样率，仿真结果表明资源使用合理且访问时间很小。正交检波方法既能给出灰度超声成像所需要的回波的幅值信息，也能给出多普勒超声成像所需要的回波的相移信息。我们设计实现了基于直接数字频率合成原理的数控振荡器，能够给出一对幅值和相位较平衡的正交信号，且在FPGA 片内实现方案简单廉价。数控振荡器输出波形的频率可动态控制且精度较高，对于随着超声在人体组织深度上的穿透衰减，导致回波中心频率下移的声学物理现象，可视作将回波接收机的中心频率同步动态变化进行补偿。 还设计实现了B 型数字超声诊断仪前端发射波束聚焦和扫描控制子系统。在单片FPGA 芯片内部设计实现了聚焦延时、脉宽和重复频率可动态控制的发射驱动脉冲产生器、线扫控制、探头激励控制、功能码存储等功能模块，功能仿真和时序分析结果表明该子系统为设计实现高速度、高精度、高集成度的全数字化超声诊断设备打下了良好的基础，将加快其研发和制造进程，为生物医学电子、医疗设备和超声诊断等方面带来新思路。
上传时间： 2013-06-18
上传用户：hfmm633
目前国内井下水泵电机多数采用传统的人工进行控制，即人工加继电器进行控制的方法。这种方法控制线路复杂，设备运行的自动化程度低，可靠性差，工人劳动强度大，应急能力差等缺点。针对当前国家对煤矿企业安全生产要求的不断提高和企业自身发展所遇到的实际问题，研制了基于ARM的煤矿井下水泵电机网络监控系统，不仅可以完成水位检测、轴温检测、流量检测、水泵起动、停止及其过程控制，而且还可以进行数据传输、处理等工作。它具有以下特点：水位实时在线检测与显示；水泵启动与停止控制；多台水泵实时“轮班工作制”；根据涌水量大小和用电“避峰就谷”原则，控制投入运行的水泵台数；与监控中心联网，实行集中控制。 本文所设计的监控系统由监控中心、监控终端和远程访问三部分组成，分别介绍了监控系统的硬件设计、电机保护算法设计、系统通讯网络的设计和监控系统软件的设计。 监控系统的硬件设计主要针对监控终端的硬件设计，它采用S3C440X作为监控终端的处理芯片。根据监测的主要参数如水泵电机电流、电压、水泵开停状态、电机温度、井底水仓水位、水泵出口流量的实际特点，通过ARM芯片的快速处理运算能力，实时计算出水泵的三相有功功率和无功功率、功率因数等参量，井底水仓的水位和水泵出水口的流量、水泵的三相电压和电流准确值。把处理运算的结果通过以太网传到监控中心进行存储、显示和打印，同时监控中心根据传上来的结果进行判断，然后根据判断的情况确定是否需要给监控终端发送控制命令。 电机保护算法设计方面，主要针对系统数据采集的特点，对相电流、相电压进行交流信号采样。对采样后的数据运用快速傅立叶变换（FFT）进行数值计算，获得了高精度的测量。 系统通讯网络的设计主要针对系统两层通讯网络的协议进行分析与设计。监控中心软件采用基于Basic的可视化的程序设计语言Visual Basic6．0进行开发。客户端利用计算机网络技术，使用B/S模式远程实现对系统运行数据的传输，以便可以查询实时数据和历史数据，实现资源共享。
上传时间： 2013-06-25
上传用户：q123321
基于PIC单片机的低功耗读卡器硬件设计:本文提出了一个完整的基于串口的智能读卡器子系统设计方案并将其实现。读卡器的设计突出了小型化的要求，全部器件使用贴片封装。为了减小读卡器的体积，设计中还使用
上传时间： 2013-04-24
上传用户：稀世之宝039
本文介绍了一个以嵌入式USB 主机接口芯片SL811HS 为核心，采用U 盘为存储介质的单片机低功耗海量存储系统。该系统实现了仪器的便携化，从而，为便携仪器或嵌入式系统的外挂式海量存储
上传时间： 2013-06-14
上传用户：zhaoq123
随着科技的进步，视频监控系统正在向嵌入式、数字化、网络化方向发展。嵌入式视频监控系统充分利用大规模集成电路和网络的科技成果，实现了体积小巧、性能稳定、通讯便利的监控产品。 本文以S3C2410为核心硬件平台开发了基于嵌入式的远程视频监控系统，并对关键技术进行了论述和研究。首先给出了系统总体软硬件设计方案，针对本系统硬件对vivi进行了修改和移植，对编译和移植Linux内核以及制作YAFFS文件系统也做了深入的研究，重点讨论了在嵌入式Linux操作系统下开发USB接口摄像头驱动程序和利用linux提供的Video4Linux API函数实现视频数据采集，其次采用背景差法实现了对视频图像中运动目标的检测，然后通过MJPEG压缩算法实现了视频数据压缩，接着介绍了在Linux下基于TCP/IP协议的socket编程，实现了视频数据的网络发送。最后着重论述了嵌入式Web服务器的设计，编写了视频监控主界面程序，并实现了基于B/S模式的视频监控系统结构。 本系统采用模块化设计方法，使得设计更加简洁、高效，具有良好的扩展性和易用性，有利于系统升级。另外采用嵌入式的方法，系统成本较低，易于推广使用。
上传时间： 2013-04-24
上传用户：小枫残月
MSP430系列超低功耗16位单片机原理与应用
上传时间： 2013-07-15
上传用户：LouieWu
提出了一种基于微加速度计的无线惯性鼠标的设计方案。该方案以微加速度计ADXL213 作为信号检测元件,并采用低功耗处理器MSP430F135 和RF 芯片nRF401 进行信号处
标签： micro-accelerometer inertial wireless Design
上传时间： 2013-04-24
上传用户：AbuGe
随着电子技术和EDA技术的发展,大规模可编程逻辑器件PLD(Programmable Logic Device)、现场可编程门阵列FPGA(Field Programmable Gates Array)完全可以取代大规模集成电路芯片,实现计算机可编程接口芯片的功能,并可将若干接口电路的功能集成到一片PLD或FPGA中.基于大规模PLD或FPGA的计算机接口电路不仅具有集成度高、体积小和功耗低等优点,而且还具有独特的用户可编程能力,从而实现计算机系统的功能重构.该课题以Altera公司FPGA(FLEX10K)系列产品为载体,在MAX+PLUSⅡ开发环境下采用VHDL语言,设计并实现了计算机可编程并行接芯片8255的功能.设计采用VHDL的结构描述风格,依据芯片功能将系统划分为内核和外围逻辑两大模块,其中内核模块又分为RORT A、RORT B、OROT C和Control模块,每个底层模块采用RTL(Registers Transfer Language)级描述,整体生成采用MAX+PLUSⅡ的图形输入法.通过波形仿真、下载芯片的测试,完成了计算机可编程并行接芯片8255的功能.
上传时间： 2013-06-08
上传用户：asddsd
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
