IEEE802.16e标准LDPC译码器FPGA设计
LDPC码自在上个世纪九十年代被重新发现以来,以其接近香农极限的纠错性能,以及译码复杂度低、吞吐率高的优点引起了人们的关注,成为继Turbo码之后信道编码界的又一研究热点。如今,LDPC码已经广泛应用于DVB-S2、CMMB以及Wi-...
位标器技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
LDPC码自在上个世纪九十年代被重新发现以来,以其接近香农极限的纠错性能,以及译码复杂度低、吞吐率高的优点引起了人们的关注,成为继Turbo码之后信道编码界的又一研究热点。如今,LDPC码已经广泛应用于DVB-S2、CMMB以及Wi-...
基于S6700芯片与ISO/IEC25693标准的读卡器设计,起始位子程序,结束位子程序 接收一个字节,数据发送子程序
设计一个线性相位FIR滤波器(31阶) 输入8位,输出8位,H(n)={1,2,0,-2,-2,1,6,6,-1,-13,-21,-11,22,69,111,128,111,……2,1} H(n)具有对称性。 输入信号范围 [±99...
大部分传统的位同步器是针对固定位速率遥测系统来设计的,这不能满足一些可变位速率遥测接收机的需求。因此,提出一种基于FPGA实现的位同步器的设计,它能适应不同位速率的遥测系统。同时,对这种位同步器的实现进行了仿真,验证其正确性和可实现性。
为了缩短加法电路运行时间,提高FPGA运行效率,利用选择进位算法和差额分组算法用硬件电路实现32位加法器,差额分组中的加法单元是利用一种改进的超前进位算法实现,选择进位算法可使不同的分组单元并行运算,利用低位的运算结果选择高位的进位为1或者...