VHDL 基础程序百例 FPGA 逻辑设计源码VHDL语言100例第1例 带控制端口的加法器第2例 无控制端口的加法器第3例 乘法器第4例 比较器第5例 二路选择器第6例 寄存器第7例 移位寄存器第8例 综合单元库第9例 七值逻辑与基本数据类型第10例 函数第11例 七值逻辑线或分辨函数第12例 转换函数第13例 左移函数第14例 七值逻辑程序包第15例 四输入多路器第16例 目标选择器第17例 奇偶校验器第18例 映射单元库及其使用举第19例 循环边界常数化测试第20例 保护保留字第21例 进程死锁 第22例 振荡与死锁第23例 振荡电路第24例 分辨信号与分辨函数第25例 信号驱动源第26例 属性TRANSACTION和分辨信号第27例 块保护及属性EVENT,第28例 形式参数属性的测试第29例 进程和并发语句第30例 信号发送与接收第31例 中断处理优先机制建模第32例 过程限定第33例 整数比较器及其测试第34例 数据总线的读写第35例 基于总线的数据通道第36例 基于多路器的数据通道第37例 四值逻辑函数第38例 四值逻辑向量按位或运算第39例 生成语句描述规则结构第40例 带类属的译码器描述第41例 带类属的测试平台第42例 行为与结构的混合描述第43例 四位移位寄存器第44例 寄存／计数器第45例 顺序过程调用第46例 VHDL中generic缺省值的使用第47例 无输入元件的模拟第48例 测试激励向量的编写第49例 delta延迟例释第50例 惯性延迟分析第51例 传输延迟驱动优先第52例 多倍（次）分频器第53例 三位计数器与测试平台第54例 分秒计数显示器的行为描述6第55例 地址计数器第56例 指令预读计数器第57例 加.c减.c乘指令的译码和操作第58例 2－4译码器结构描述第59例 2－4译码器行为描述第60例 转换函数在元件例示中的应用第61例 基于同一基类型的两分辨类型的赋值相容问题第62例 最大公约数的计算第63例 最大公约数七段显示器编码第64例 交通灯控制器第65例 空调系统有限状态自动机第66例 FIR滤波器第67例 五阶椭圆滤波器第68例 闹钟系统的控制第69例 闹钟系统的译码第70例 闹钟系统的移位寄存器第71例 闹钟系统的闹钟寄存器和时间计数器第72例 闹钟系统的显示驱动器第73例 闹钟系统的分频器第74例 闹钟系统的整体组装第75例 存储器第76例 电机转速控制器第77例 神经元计算机第78例ccAm2901四位微处理器的ALU输入第79例ccAm2901四位微处理器的ALU第80例ccAm2901四位微处理器的RAM第81例ccAm2901四位微处理器的寄存器第82例ccAm2901四位微处理器的输出与移位第83例ccAm2910四位微程序控制器中的多路选择器第84例ccAm2910四位微程序控制器中的计数器／寄存器第85例ccAm2910四位微程序控制器的指令计数器第86例ccAm2910四位微程序控制器的堆栈第87例 Am2910四位微程序控制器的指令译码器第88例 可控制计数器第89例 四位超前进位加法器第90例 实现窗口搜索算法的并行系统（1）——协同处理器第91例 实现窗口搜索算法的并行系统（2）——序列存储器第92例 实现窗口搜索算法的并行系统（3）——字符串存储器第93例 实现窗口搜索算法的并行系统（4）——顶层控制器第94例 MB86901流水线行为描述组成框架第95例 MB86901寄存器文件管理的描述第96例 MB86901内ALU的行为描述第97例 移位指令的行为描述第98例 单周期指令的描述第99例 多周期指令的描述第100例 MB86901流水线行为模型
上传时间： 2022-05-14
上传用户：
特点:o ARM® Cortex®-M4 CPU 平台o 高达150MHz 的高性能Cortex®-M4 处理器o 集成FPU 和MPUo 内存o 512KB 片上SRAMo 2KB 至512KB 可编程保持存储区o 闪存o 1MB 集成闪存o 原地执行NOR 闪存接口，在闪存中执行时接近0 等待状态o 供电和复位管理系统o 片上稳压器，支持1.7V-3.6V 输入o 上电复位（POR）o 时钟管理o 10-30MHz 晶体振荡器o 内部16MHz RCo 32kHz 晶体振荡器o 内部32kHz RCo 具有可编程输出频率的低功耗PLLo 通用DMA：具有硬件流控制的8 通道DMA 控制器o 安全o 使用TRNG（真随机数发生器）的简单加密引擎o 定时器/计数器o 1x 系统节拍定时器o 4x 32 位定时器o 1x 看门狗定时器o 功耗（待确认）o 满载：待定uA/MHz @ 25°Co 运行：待定uA /MHz @ 25°Co 停止：待定@ 25°Co 保留：待定@ 25°C，32kB 保留存储器o 待机：待定@ 25°C，内部32kHz RCo 12 位逐次逼近寄存器（SAR）ADCo 每秒最多2M 样本o 可通过8:1 多路复用器选择输入o 1 个带有集成PHY 的USB 2.0 高速双角色端口o 两个SD / SDIO 主机接口o SD/SDIO 2.0 模式：时钟高达50MHzo LCD 控制器o 分辨率高达480x320o 6800 和8080 异步模式（8 位）o JTAG 调试功能o 3 个PWM（6 个输出），3 个捕捉和3 个QEP 模块o 4x UART，带有HW 流控制，最高可达4Mbpso 3x I2C，支持Fast Mode+（1000kbps）o 2x I2S 接口o 3x SPI 主器件高达25MHz，1x SPI 从器件高达10MHzo 32 个GPIOo 68 引脚QFN 封装o 温度范围：-40 至85°C4.1 带FPU 内核的ARM®CORTEX®-M4带有FPU 处理器的ARM®Cortex®-M4 是一款32 位RISC 处理器，具有出色的代码和功率效率。它支持一组DSP 指令，以允许高效执行信号处理算法，非常适合于可穿戴和其他嵌入式市场。集成的单精度FPU（浮点单元）便于重用第三方库，从而缩短开发时间。内部内存保护单元（MPU）用于管理对内的访问，以防止一个任务意外破坏另一个活动任务使用的内存。集成紧密耦合的嵌套向量中断控制器，提供多达16 个优先级。4.2 系统内存Bock 包含512kB 零等待状态SRAM，非常适合于当今算法日益增长的需求。同时，内存被细分为更小的区，从而可以单独地关闭以降低功耗。4.3 闪存和XIP 单元提供1MB 的集成NOR 闪存，以支持CPU 直接执行。为了提高性能，XIP 单元具有集成的缓存系统。缓冲内存与系统内存共享。与从系统内存运行性能相比，XIP 单元使得许多应用程序的运行接近100％。4.4 ROM集成ROM 固件包含通过NOR 闪存正常引导所需的引导加载程序，支持用于批量生产的闪存编程，还包括用于调试目的的UART 和USB 启动功能。
标签： tg401
上传时间： 2022-06-06
上传用户：qdxqdxqdxqdx
计算机基本知识、SPI总线说明串行外围设备接口SPI（serial peripheral interface）总线技术是Motorola公司推出的一种同步串行接口，Motorola公司生产的绝大多数MCU（微控制器）都配有SPI硬件接口，如68系列MCU，SPI用于CPU与各种外围器件进行全双工、同步串行通讯。SPI可以同时发出和接收串行数据。它只需四条线就可以完成MCU与各种外围器件的通讯，这四条线是：串行时钟线（CSK）、主机输入/从机输出数据线（MISO）主机输出/从机输入数据线（MOSD）、低电平有效从机选择线es。这些外围器件可以是简单的TTL移位寄存器，复杂的LCD显示驱动器，A/D.D/A转换子系统或其他的MCU，当SPI工作时，在移位寄存器中的数据逐位从输出引脚（MOSI）输出（高位在前），同时从输入引脚（MISO）接收的数据逐位移到移位寄存器（高位在前），发送一个字节后，从另一个外围器件接收的字节数据进入移位寄存器中。主SPI的时钟信号（SCK）使传输同步，其典型系统框图如下图所示。
上传时间： 2022-06-19
上传用户：
上层应用软件和操作系统要具备良好的移植性，快速高效地开发稳定的底层驱动程序将是嵌入式系统开发成功的关键。随着芯片技术的快速发展，越来越多功能强大、价格低廉的嵌入式硬件出现在市场上，而且更新换代非常快，因此，如何以合理的成本更快地为这些硬件开发或移植嵌入式软件是嵌入式系统开发人员亟需解决的问题。近年来，上述问题得到了学术界和工业界的广泛关注。文献[1]1定义了用于抽象寄存器访问和复杂位操作的接口定义语言（IDL），在IDL规范中给出了寄存器操作的函数库和隐藏底层复杂位操作的抽象机制。但是该方法仅局限于底层驱动开发中的寄存器操作。统一驱动程序接口（UD2通过定义硬件平台和驱动程序之间的应用程序编程接口集，解决可移植问题。硬件抽象技术1在底层硬件和操作系统之间加入了硬件抽象层，避免了操作系统、应用软件对物理器件的直接访问，屏藏了底层硬件的差异，从而增强了软件的健壮性，提高了软件的开放性和可移植性。但是在实际的应用中，硬件抽象层以嵌入式操作系统的BSP的形式出现。而BSP形式的硬件抽象层与BSP所向上支持的嵌入式操作系统是紧密相连的，耦合性很强。一种嵌入式操作系统的BSP不可能用于其他嵌入式操作系统，因此，这种硬件抽象层是一种封闭的专用硬件抽象层，无疑它局限了软件可移植的范围，增加了移植的难度。
上传时间： 2022-06-19
上传用户：qdxqdxqdxqdx
Modbus寻址Modbus地址通常是包含数据类型和偏移量的5 个或6 个字符值。第一个或前两个字符决定数据类型，最后的四个字符是符合数据类型的一个适当的值。Modbus主设备指令能将地址映射至正确的功能，以便发送到从站。1 Modbus主站寻址Modbus主设备指令支持下列Modbus地址：(1) 00001 至09999是离散输出（线圈）。(2) 10001 至19999是离散输入（触点）。(3) 30001 至39999是输入寄存器（通常是模拟量输入）。(4) 40001 至49999是保持寄存器。所有Modbus地址均以1 为基位，表示第一个数据值从地址1 开始。有效地址范围将取决于从站。不同的从站将支持不同的数据类型和地址范围。2 Modbus从站寻址Modbus从站指令支持以下地址：(1) 000001 至000128 是实际输出，对应于Q0.0 ——Q15.7 。(2) 010001 至010128 是实际输入，对应于I 0.0 ——丨15.7 。(3) 030001 至030032 是模拟输入寄存器，对应于AIW0 至AIW2。(4) 040001 至04XXXX是保持寄存器，对应于V 区。Modbus从站协议允许您对Modbus主站可访问的输入、输出、模拟量输入和保持寄存器（ V 区）的数量进行限定。MBUS_INIT指令的参数MaxlQ 指定Modbus主站允许访问的实际输入或输出（ I 或Q) 的最大数量。MBUS_INIT指令的MaxAl 参数指定Modbus主站允许访问的输入寄存器（ A 丨W)的最大数量。MBUS_INIT指令的MaxHold 参数指定Modbus主站允许访问的保持寄存器（V 存储区字）的最大数
上传时间： 2022-06-21
上传用户：
内容简介介绍FreescaleH（CS12系列16位微控制器的中央处理器结构、S12存储器、512指令系统、S12汇编程序设计与实例、Sl2输出/输入端口、中断系统、定时器模块、模/数转换模块、脉宽调制模块、SPl和SCI串行通信模块、Sl2微控制器应用实例和HCS]2在线调试等。并以MC9S12x；128为例，较详尽地列出了大量相关功能寄存器的作用及设置方法，还针对以上功能模块给出了已经调试通过的汇编语言或C语言例程。本书是针对已其有微控制器的基本知识而需要应用HCS]2系列微控制器的读者，通过本书的学习可以更快地掌握Freescale16位微控制器HCS12系列的基本功能，本书可作为汽车电子、自动控制、智能家电、仪器仪表等领域工程技术人员的参考书，也可作为高等院校相关专业高年级本科生、研究生的教材以及教师的教学参考书。
上传时间： 2022-06-23
上传用户：
DS1302包括时钟/日历寄存器和31字节（8位）的数据暂存寄存器，数据通信仅通过一条串行输入输出口。实时时钟/日历提供包括秒、分、时、日期、月份和年份信息。闰年可自行调整，可选择12小时制和24小时制，可以设置AM、PM。 主要工作原理图如Figure 1 所示：移位寄存器，控制逻辑，晶振，时钟和RAM。在进行任何数据传输时，必须被制高电平（注意虽然将它置为高电平，内部时钟还是在晶振作用下走时的，此时，允许外部读写数据），在每个SCLK上升沿时数据被输入，下降沿时数据被输出，一次只能读写一位，适度还是写需要通过串行输入控制指令来实现（也是一个字节），通过8个脉冲便可读取一个字节从而实现串行输入与输出。最初通过8个时钟周期载入控制字节到移位寄存器。如果控制指令选择的是单字节模式，连续的8个时钟脉冲可以进行8位数据的写和8位数据的读操作，SCLK时钟的上升沿时，数据被写入DS1302，SCLK脉冲的下降沿读出DS1302的数据。8个脉冲便可读写一个字节。在突发模式，通过连续的脉冲一次性读写完7个字节的时钟/日历寄存器（注意时钟/日历寄存器要读写完），也可以一次性读写8~328位RAM数据（可按实际情况读写一定数量的位，不必全部读写， 两者的区别）。
上传时间： 2022-06-24
上传用户：默默
/产初始化RTL8019AS，PAGE2寄存器只读，PAGE3寄存器不是NE2000兼容的，均不用设置材/使用0x40-0x4b为网卡的发送缓冲区，共12页，刚好存储2个最大的以太网数据包。使用0x4c-0x7f为网卡的接收缓冲区，共52页，因此PSTART=0x4c，PSTOP=0x80（0x80为停止页，接收缓冲区直到Ox7f，不包括0x80），刚开始时，网卡没有接收到任何数据包，因此BNRY设置为指向第一个接收缓冲区的页0x4c）*/void RTL8019lnitO REG00=0×21；/选择页0的寄存器，网卡停止运行，因为还没有初始化REGO1=Ox4c；/寄存器PSTART，设置接收缓冲区的起始页的地址REG02=0×80；/寄存器PSTOP，设置接收缓冲区的结束页的地址REG03=0x4c；//寄存器BNRY，设置为指向第一个接收缓冲区的页Ox4c（用作读指针）REG04=0x40；/寄存器TPSR.发送起始页地址初始化为指向第一个发送缓冲区的页REGOx=0xce；/*接收配置寄存器RCR，设置为仅接收自己地址的数据包以及广播地址和多点播送地址数据包，小于64字节的包丢弃，校验错的数据包不接收材REG0d=0xe0；/发送配置寄存器TCR，设置为启用crc自动生成和校验，正常模式工作REG0e=0xc8；/*数据配置寄存器DCR，设置为使用FIFO缓存，普通模式，8位数据传输，字节顺序为高位字节在前，低位字节在后*制REGOf=0x00；/中断屏蔽资存器IMR，设置为屏蔽所有中断SelectPage（l）；/选择页l的寄存器REG07-0x4d；/寄存器CURR.设置为指向当前正在写的页的下一页（用作写指针）
上传时间： 2022-06-24
上传用户：
一.SPI总线简介串行外围设备接口SPI（serial peripheral interface）总线技术是Motorola公司推出的一种同步串行接口。SPI用于CPU与各种外围器件进行全双工、同步串行通讯。它只需四条线就可以完成MCU与各种外围器件的通讯，这四条线是：串行时钟线（CSK、主机输入/从机输出数据线（MISO）、主机输出/从机输入数据线（MOSI）、低电平有效从机选择线CS。当SPI工作时，在移位寄存器中的数据逐位从输出引脚（MOSl）输出（高位在前），同时从输入引脚（MISO）接收的数据逐位移到移位寄存器（高位在前）。发送一个字节后，从另一个外围器件接收的字节数据进入移位寄存器中。即完成一个字节数据传输的实质是两个器件寄存器内容的交换。主SPI的时钟信号（SC）使传输同步。其典型系统框图如下图所示。
上传时间： 2022-06-25
上传用户：
第一章设计任务书一、设计题目：乒乓球比赛游戏机二、设计要求：1.设计一个甲、乙双方参赛，裁判参与的乒乓球比赛游戏模拟机。2.用8个发光二极管排成一条直线，以中点为界，两边各代表参赛双方的位置，其中点亮的发光二极管代表“乒乓球”的当前位置，点亮的发光二极管依次由左向右或由右向左移动。3.当球运动到某方的最后一位时，参赛者应立即按下自己一方的按钮，即表示击球，若击中，则“球”向相反方向运动，若未击中，则对方得1分。4.设置自动计分电路，双方各用二位数码管来显示计分，每局10分。到达10分时产生报警信号。如上图1所示，该电路主要由球台驱动电路，控制电路，计数器，显示译码器和LED数码管等组成。图中标出的各种信号的含义：CP表示球台驱动电路和计数器的时钟信号：S表示灯（乒乓球）移动的信号；L表示发光二极管驱动信号，由L1-L8组成；CNT表示计数器的计数脉冲信号，由CNTI，CNT2组||成；KA.KB表示开关控制的外输入发球、击球信号。二、总体思路描述如下：1.用两个74LS194四位双向移位寄存器模拟兵乓球台，其中第一个74LS194的DL输出端接第二个的|右移串行输入端，这样当兵乓球往右准备移出第一个寄存器的时候就会在时钟脉冲的作用下被移入第二个寄存器。同样道理，第二个74L5194的AR输出端接第一个的左移串行输入端。2.用D触发器及逻辑门电路构成驱动控制电路3.用计数器、逻辑门电路和集成的4管脚的数码管组成计分电路
上传时间： 2022-07-02
上传用户：shjgzh
