搜索结果
找到约 9,194 项符合
位同步 的查询结果
按分类筛选
- 全部分类
- 学术论文 (36)
- 技术资料 (30)
- 单片机编程 (26)
- VHDL/FPGA/Verilog (9)
- VIP专区 (9)
- 教程资料 (6)
- 可编程逻辑 (5)
- 通讯/手机编程 (5)
- 单片机开发 (5)
- 通信网络 (3)
- 软件设计/软件工程 (3)
- matlab例程 (3)
- 技术书籍 (2)
- 模拟电子 (2)
- 嵌入式综合 (2)
- 测试测量 (2)
- 接口技术 (2)
- 文章/文档 (2)
- 电子书籍 (2)
- VC书籍 (2)
- 其他 (2)
- 通讯编程文档 (2)
- 中间件编程 (2)
- 嵌入式/单片机编程 (2)
- 其他书籍 (2)
- 无线通信 (2)
- 电源技术 (1)
- 传感与控制 (1)
- 开发工具 (1)
- 实用工具 (1)
- 教育系统应用 (1)
- 行业发展研究 (1)
- 系统设计方案 (1)
- 其他嵌入式/单片机内容 (1)
- DSP编程 (1)
- 电子大赛 (1)
- 书籍 (1)
- 源码 (1)
- 电路图 (1)
- 应用设计 (1)
学术论文 基于FPGA的海事卫星突发信号位同步检测研究及实现.rar
码元定时恢复(位同步)技术是数字通信中的关键技术。位同步信号本身的抖动、错位会直接降低通信设备的抗干扰性能，使误码率上升，甚至会使传输遭到完全破坏。尤其对于突发传输系统，快速、精确的定时同步算法是近年来研究的一个焦点。本文就是以Inmarsat GES/AES数据接收系统为背景，研究了突发通信传输模式下的全数字接收机 ...
学术论文 海事卫星突发信号位同步检测
码元定时恢复(位同步)技术是数字通信中的关键技术。位同步信号本身的抖动、错位会直接降低通信设备的抗干扰性能，使误码率上升，甚至会使传输遭到完全破坏。尤其对于突发传输系统，快速、精确的定时同步算法是近年来研究的一个焦点。本文就是以Inmarsat GES/AES数据接收系统为背景，研究了突发通信传输模式下的全数字接收机 ...
教程资料 基于FPGA的新型数据位同步时钟提取(CDR)实现方法
基于FPGA的新型数据位同步时钟提取(CDR)实现方法
通信网络 一种可变位速率的位同步器的设计与仿真
大部分传统的位同步器是针对固定位速率遥测系统来设计的，这不能满足一些可变位速率遥测接收机的需求。因此，提出一种基于FPGA实现的位同步器的设计，它能适应不同位速率的遥测系统。同时，对这种位同步器的实现进行了仿真，验证其正确性和可实现性。
...
通讯/手机编程 通信中位同步的gardner算法的matlab仿真
通信中位同步的gardner算法的matlab仿真
通讯/手机编程 位同步gardner 算法的simulink仿真
位同步gardner 算法的simulink仿真
VHDL/FPGA/Verilog 基于FPGA的新型数据位同步时钟提取(CDR)实现方法
基于FPGA的新型数据位同步时钟提取(CDR)实现方法
软件设计/软件工程 I0口驱动74LS164,8位同步移位寄存器
I0口驱动74LS164,8位同步移位寄存器，将data_buf的数据逐位输出到simuseri_DATA
行业发展研究 针对位同步问题
针对位同步问题，提出了一种基于基函数分解的开环位定时估计算法。该算法首先利用基函数分解的结果进行相关运算，将本地参考信号波形和接收信号波形的定时偏差缩小到T/4以内；再根据相关运算提供的角度信息进行精确的位同步估计。该算法不需要提取载波相位信息，复杂度较低。仿真结果表明该算法具有较好的估计精度 ...
VHDL/FPGA/Verilog 微分器：利用数字锁相环进行位同步信号提取的关键模块
微分器：利用数字锁相环进行位同步信号提取的关键模块