数字同步的基本概念 同步是指通信双方的定时信号符合一定的时间关系，它又可以分为位同步、帧同步和网同步： 位同步是指通信双方的位定时脉冲信号频率相等且符合一定的相位关系。 帧同步是指通信双方的帧定时信号的频率相同且保持一定的相位关系。帧同步的作用是在同步复用的情况下，能够正确地区分每一帧的起始位置从而确定各路信号的相应位置并正确地把它们区分开来。帧同步是通过在信码中插入帧同步码来实现的。 网同步是指网络中各个节点的时钟信号的频率相等 。
上传时间： 2013-10-29
上传用户：宋桃子
详细讲解了同步原理，包括载波同步、位同步、帧同步
标签：
上传时间： 2014-01-18
上传用户：阿四AIR
同步技术的相关资料，里面有帧同步，字同步，位同步的实现方法
标签： 同步技术
上传时间： 2017-04-26
上传用户：yoleeson
dpll的verilog代码，完成数字锁相。用于时钟对准，位同步。
上传时间： 2017-07-04
上传用户：lanjisu111
GPS+CPLD同步时钟，使用pps信号，进行异地时钟的同步。
上传时间： 2016-04-22
上传用户：奇迹蜗牛
第一部分：什么是SPI SPI是一种在FPGA和其他芯片之间传输数据的简单有效的接口方式.SPI是允许一个器件同其他一个或多个器件进行通讯的简单接口。SPI是什么样的？首先让我们来看看两个芯片之间的S P 1接口是如何连接的。在两个芯片时间通讯时，SPl需要4条连线。正如你所看到的，他们是SCK，MISO，MOSI以及SSEL，其中一个芯片叫做主控芯片，另一个叫从芯片。SPI基础http://en.wikipedia.org/wiki/Serial_Peripheral Interface_Bus基本特点：1.同步2.串行3.全双工4·非即插即用5.一主多从更多细节：1，同步时钟有主控芯片产生，每个时钟传输一位数据2，数据在传输前，首先许要进行并转串，才能用一条线传输3，两条数据线，一条输入、一条输出4主从双方有关于SPI传输的先验知识，如比特顺序、数据长度等5，数据传输有主控芯片发起，每次只与一个从芯片通讯
上传时间： 2022-06-26
上传用户：
VIP专区-嵌入式/单片机编程源码精选合集系列（83）资源包含以下内容：1. TI MSP430 I2C模块实现 日历时钟系统设计方案的源码 全部代码.2. 基于TI MSP430 的SmartMedia卡的本地存储系统源码.3. Altera CycloneIII_Starter_Kit 开发板原理图.4. 嵌入式程序.5. 飞利普ARM2132电路原理图及PCB图,protel99格式。.6. 在Quartus下使用D触发器来加入延迟.7. USB转并口 含有PCB和原理图 速度已经有所改善.8. Jennic ZigBee中文开发指南.9. cs8900网卡在嵌入式系统中的驱动,网上很少有此网卡驱动的源代码,并且cs8900的datasheet写的非常乱,这个网卡驱动是我用了快2个星期弄出来的,分享给大家,希望大家少走弯路..10. 本人购买的嵌入式系统开发板里面带的光盘资料,非常有用的实时操作系统,源代码开发..11. 嵌入式系统开发.在S3C44B0X处理器下的一个相当于pc电脑的BIOS,主要实现系统启动以及初始化功能.非常底层的代码..12. 杭州立宇泰的s3c2410开发板的USB启动代码,里有usb驱动.可降低usb开发的难度..13. 串口阿啊啊 啊啊几个拉开觉得福阿德司法阿斯顿金卡速度fiao].14. TI公司的AD8361的VHDL控制程序.15. ST71x以太网测试程序.开发环境：ads. 连好网线,在windows下.16. 液晶FM12864-1驱动程序.17. Maxim实时时钟芯片DS1302驱动程序.18. ADI芯片AD7705驱动程序.19. GM8125芯片的驱动程序.20. 新型网络芯片enc28j60驱动程序.21. 北京合众达电子技术有限责任公司用于DSP图像处理程序设计文献.22. 基于fpga和sopc的用VHDL语言编写的EDA含异步清0和同步时钟使能的加法计数器.23. 基于fpga和sopc的用VHDL语言编写的EDA7段数码显示译码器.24. 基于fpga和sopc的用VHDL语言编写的EDA8段数码显示译码器.25. 基于fpga和sopc的用VHDL语言编写的EDA数控分频器.26. 基于fpga和sopc的用VHDL语言编写的EDA正弦信号发生器.27. 基于fpga和sopc的用VHDL语言编写的EDA8位16进制频率计.28. 基于fpga和sopc的用VHDL语言编写的EDA序列检测器.29. 基于fpga和sopc的用VHDL语言编写的EDA的ADC0809采样控制电路.30. 基于fpga和sopc的用VHDL语言编写的EDA数据采集电路和简易存储示波器.31. 基于fpga和sopc的用VHDL语言编写的EDA比较器和D/A器件实现.32. 基于fpga和sopc的用VHDL语言编写的EDA移位相加硬件乘法器.33. 基于fpga和sopc的用VHDL语言编写的EDA乐曲硬件演奏电路.34. 基于fpga和sopc的用VHDL语言编写的EDA乒乓球游戏电路.35. 基于fpga和sopc的用VHDL语言编写的EDA等精度频率设计.36. 基于fpga和sopc的用VHDL语言编写的EDA采样高速A/D的存储示波器.37. 基于fpga和sopc的用VHDL语言编写的EDA信号采集与频谱分析电路.38. 基于fpga和sopc的用VHDL语言编写的EDA的DDS信号发生器.39. 基于fpga和sopc的用VHDL语言编写的EDA数字移相信号发生器.40. 基于fpga和sopc的用VHDL语言编写的EDA的PS/2鼠标键盘控制模块.
标签：
上传时间： 2013-04-15
上传用户：eeworm
通信与信息技术行业飞速发展，已成为我国支柱产业之一。随着该行业的迅速发展，社会对具备实际动手能力人才的需求也不断增加，高校通信教学改革势在必行。在最初的通信原理实验设备中每个实验独立占用一块硬件资源，随着EDA技术的发展，实验设备厂商将CPLD/FPGA技术作为独立的一项实验内容，加入到通信原理实验设备中。FPGA技术具备集成度高、速度快和现场可编程的优势，适合高集成度和高速的时序运算。本文总结现有通信原理实验设备的优缺点，采用FPGA技术设计出集验证性和设计性于一体，具备较高的综合性和系统性的通信原理实验系统。 本系统提供了一个开放性的硬件、软件平台，从培养学生实际动手能力出发，利用FPGA在通用的硬件上实现所有实验内容。学生在本系统上除了能完成已固化的实验内容，还可以实现电子设计开发和验证。这对培养学生的实践能力大有裨益。 本文结合数字通信系统基本模型，把基于FPGA的通信原理实验系统划分为信号源模块、发送端模块、信道仿真模块、接收端模块和同步模块几部分。其中，模拟信号源采用DDS技术，能够生成非常高的频率精度，可作为任意波形发生器。发送端和接收端模块结合到一起组成多体制调制解调器，形成多频段、多波形的软件无线电系统。载波同步采用全数字COSTAS环提取技术，具备良好的载波跟踪特性，利用对载波相位不敏感 的Gardner算法跟踪位同步信号。 本文首先介绍了通信原理实验系统的研究现状和意义；然后根据通信系统模型从《通信原理》各个章节中提炼出各模块的实验内容，分别列出各实验的数字化实现模型；继而根据各模块资源需求选取合适FPGA芯片，并给出硬件设计方案；最后，给出各模块在FPGA上具体实现过程、系统测试结果及分析。测试和实际运行结果表明设计方法正确，且功能和技术指标满足设计要求。 关键词：通信原理，实验系统，FPGA，DDS，多体制调制解调，全数字COSTAS环，位同步
上传时间： 2013-07-07
上传用户：evil
软件无线电是近年提出的新的通信体系，由于其具有灵活性和可重配置性并且符合通信的发展趋势，已成为通信系统设计的研究热点。因此对基于软件无线电的调制解调技术进行深入细致的研究非常有意义。 本文首先从阐述软件无线电的理论基础入手，对多速率信号处理中的内插和抽取、带通采样、数字变频等技术进行了分析与探讨，为设计和实现8PSK调制解调器提供了非常重要的理论依据。然后，研究了8PSK调制解调技术，详细论述了它们的基本概念和原理，提出了系统实现方案，在DSP+FPGA平台上实现了8PSK信号的正确调制解调。文中着重研究了突发通信的同步和频偏纠正算法，针对同步算法选取了一种基于能量检测法的快速位同步算法，采用相关器实现，同时实现位同步和帧同步。并且对于突发通信的多普勒频偏纠正，设计了一个基于自动频率控制(AFC)环的频偏检测器，通过修改数控振荡器(NCO)的频率控制字方法来校正本地载波频率，整个算法结构简单，运算量小，频偏校正速度快，具有较好的实用性。其次，对相干解调的初始相位进行纠正时，提出了一种简单易行的CORDIC方法，同时对FPGA编程当中的一些关键问题进行了介绍。最后，设计了自适应调制解调器，根据信噪比和误码率来自适应的改变调制方式，以达到最佳的传输性能。
上传时间： 2013-04-24
上传用户：mingaili888
在数字电视系统中，MPEG-2编码复用器是系统传输的核心环节，所有的节目、数据以及各种增值服务都是通过复用打包成传输流传输出去。目前，只有少数公司掌握复用器的核心算法技术，能够采用MPEG-2可变码率统计复用方法提高带宽利用率，保证高质量图像传输。由于目前正处广播电视全面向数字化过渡期间，市场潜力巨大，因此对复用器的研究开发非常重要。本文针对复用器及其接口技术进行研究并设计出成形产品。 文中首先对MPEG-2标准及NIOS Ⅱ软核进行分析。重点研究了复用器中的部分关键技术：PSI信息提取及重构算法、PID映射方法、PCR校正及CRC校验算法，给出了实现方法，并通过了硬件验证。然后对复用器中主要用到的AsI接口和DS3接口进行了分析与研究，给出了设计方法，并通过了硬件验证。 本文的主要工作如下： ●首先对复用器整体功能进行详细分析，并划分软硬件各自需要完成的功能。给出复用器的整体方案以及ASI接口和DS3接口设计方案。 ●在FPGA上采用c语言实现了PSI信息提取与重构算法。 ●给出了实现快速的PID映射方法，并根据FPGA特点给出一种新的PID映射方法，减少了逻辑资源的使用，提高了稳定性。 ●采用Verilog设计了SI信息提取与重构的硬件平台，并用c语言实现了SDT表的提取与重构算法，在FPGA中成功实现了动态分配内存空间。 ●在FPGA上实现了．ASI接口，主要分析了位同步的实现过程，实现了一种新的快速实现字节同步的设计。 ●在FPGA上实现了DS3接口，提出并实现了一种兼容式DS3接口设计。并对帧同步设计进行改进。 ●完成部分PCB版图设计，并进行调试监测。 本复用器设计最大特点是将软件设计和硬件设计进行合理划分，硬件平台及接口采用Verilog语言实现，PSI信息算法主要采用c语言实现。这种软硬件的划分使系统设计更加灵活，且软件设计与硬件设计可同时进行，极大的提高了工作效率。 整个项目设计采用verilog和c两种语言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE两种设计平台下设计实现。根据此方案已经开发出两台带有ASI和DS3接口的数字电视TS流复用器，经测试达到了预期的性能和技术指标。
上传时间： 2013-08-03
上传用户：gdgzhym
