同步技术是跳频系统的核心。本文针对FPGA的跳频系统，设计了一种基于独立信道法，同步字头法和精准时钟相结合的快速同步方法，同时设计了基于双图案的改进型独立信道法，同步算法协议，协议帧格式等。该设计使用VHDL硬件语言实现，采用Altera公司的EP3C16E144C8作为核心芯片，并在此硬件平台上进行了功能验证。实际测试表明，该快速同步算法建立时间短、同步稳定可靠。
上传时间： 2013-10-21
上传用户：JIMMYCB001
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元 (IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如图1所示。
上传时间： 2014-01-01
上传用户：maqianfeng
IEEEl588提出了一种包同步技术，即把与同步相关的时间信息封装在数据报文中，仍然使用原来的以太网数据线传送，无需额外的时钟线，使组网连接简化。只要按照这个规范去策划和设计网络系统，就可以在不增加网络负荷和组网成本的情况下，实现整个系统的亚微妙级的时钟同步，从而可以有效解决分布式系统的实时性问题。
上传时间： 2013-11-12
上传用户：anng
Rabbit 32Bit RTOS 是基于ARM系列的32位RTOS。 Rabbit 是一个类似于UCOS II的实时嵌入式OS。它具有同步通信机制有：事件，信号量，互斥信号，消息邮箱，消息队列。带有一个字符设备缓冲区管理模块。比较UCOS II的时钟管理模块，Rabbit增加了定时器链表，使一些定时执行代码能够定时运行。对于内存管理Rabbit采用了可变分区内存管理，最先适应算法。另外Rabbit增加了一个小lib实现一些C语言常用库函数。Rabbit的任务队列采用散队列管理设计思想，使各种状态的任务TCB分散于各个就绪队列，阻塞队列。这样以减少队列查找时间。Rabbit系统是对于我来说已是过去式。由于Rabbit系统不包括文件管理，网络，GUI等模块。目前我准备开发基于CortexM3的全新操作系统。新的系统将包括文件，网络，GUI等模块。希望大家给点建议！我的邮箱：1317669200@qq.com
上传时间： 2013-10-11
上传用户：llandlu
14.1本章导读所有LPC1300系列Cortex-M3微控制器的16位定时器块都相同。14.2基本配制CT16B0/1采用以下寄存器进行配制：1）管脚：CT16B0/1管脚必须通过IOCONFIG寄存器块进行配制（见“I/O配制寄存器IOCON_PIOn”小节）。2）功率与外设时钟：在SYSAHBCLKCTRL寄存器中置位位7与位8（见表“系统AHB时钟控制寄存器位描述”）。
上传时间： 2013-11-16
上传用户：liuwei6419
同步技术是跳频系统的核心。本文针对FPGA的跳频系统，设计了一种基于独立信道法，同步字头法和精准时钟相结合的快速同步方法，同时设计了基于双图案的改进型独立信道法，同步算法协议，协议帧格式等。该设计使用VHDL硬件语言实现，采用Altera公司的EP3C16E144C8作为核心芯片，并在此硬件平台上进行了功能验证。实际测试表明，该快速同步算法建立时间短、同步稳定可靠。
上传时间： 2013-10-27
上传用户：RQB123
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元 (IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如图1所示。
上传时间： 2013-11-20
上传用户：563686540
PCM－8506BS是一款基于PC/104总线的高性能同步采样多功能数据采集卡，它完全遵循PC/104总线规范。该采集卡采用了每通道专用的模数转换器(ADC)和信号处理电路的硬件架构，每个通道都有强大的处理能力和出色的精准度，可同步采样多路模拟信号，可以实现直流和动态信号测量的高度准确性。PCM－8506BS具有每通道600kSPS的同步采样速率，16位分辨率，2路模拟量输出、8路数字I/O和2个定时/计数器。其每个模拟量输入通道均有抗混叠滤波器以改善频域分析性能，有丰富的触发采集模式和触发源供选择，适用于多种高要求的数据采集场合，包括：电网监测、多相电机控制、高瞬变信号采集等。
上传时间： 2013-10-17
上传用户：bnfm
SPI（Serial Peripheral Interface，串行外围接口）是Motorola公司提出的外围接口协议，它采用一个串行、同步、全双工的通信方式，解决了微处理器和外设之间的串行通信问题，并且可以和多个外设直接通信，具有配置灵活，结构简单等优点。根据全功能SPI总线的特点，设计的SPI接口可以最大发送和接收16位数据；在主模式和从模式下SPI模块的时钟频率最大可以达到系统时钟的1/4，并且在主模式下可以提供具有四种不同相位和极性的时钟供从模块选择；可以同时进行发送和接收操作，拥有中断标志位和溢出中断标志位。
上传时间： 2013-11-11
上传用户：himbly
本实验主要是编制和调试一个自制时钟，在屏幕右上角显示当时的时间：按хх.хх.хх形式显示,并且能正确进位,24小时应清零。同时，在显示时间时，DOS系统能正确处理各种命令，正确执行应用程序。
上传时间： 2013-12-12
上传用户：sardinescn
