位同步时钟
共 92 篇文章
位同步时钟 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 92 篇文章，持续更新中。
AD转换TLC2543的C小程序
12位ADTLC1543程序，很有用
AN-1064了解AD9548的输入基准监控器
<p>
</p>
<div>
如AD9548数据手册所述，AD9548的输入端最多可支持八个独立参考时钟信号。八路输入各有一个专用参考监控器，判断输入参考信号的周期是否满足用户要求。图1是参考监控器和必要支持元件的框图。参考监控器测量输入参考信号的周期，并声明信号是过慢还是过快，即表示参考信号有误。该信息保存在参考状态寄存器内(各参考监控器具有用户可读取的专用状态寄存器)。虽然参考
简单的多输出范围16位DAC设计
<p>
</p>
<div>
Precision 16-bit analog outputs with softwareconfigurableoutput ranges are often needed in industrialprocess control equipment, analytical and scientificinstruments and automati
时钟抖动和相位噪声对采样系统的影响
如果明智地选择时钟，一份简单的抖动规范几乎是不够的。而重要的是，你要知道时钟噪声的带宽和频谱形状，才能在采样过程中适当地将它们考虑进去。很多系统设计师对数据转换器时钟的相位噪声和抖动要求规定得不够高，几皮秒的时钟抖动很快就转换成信号路径上的数分贝损耗。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/177094-12050Q52953630
四位数码管计数器仿真实现
简单的方法
在AD9981上实现自动失调功能
<div>
AD9981是首款集成自动失调功能的显示电子器件(DEPL)。自动失调功能通过计算所需的失调设置来工作，从而在箝位期间产生给定的输出代码。当自动失调使能时(寄存器0x1B:5 = 1)，寄存器0x0B-0x10的设置由自动失调电路用作期望的箝位代码(或目标代码)，而非失调值。电路会在箝位后(但仍在“后肩”期间)输出代码和目标代码作比较，然后上调或下调失调以进行
利用精密模拟微控制器ADuC7024和数字加速度计ADXL345检测低g加速度
ADXL345是一款小巧纤薄的低功耗三轴加速度计，可以对高达±16 g的加速度进行高分辨率（13位）测量。数字输出数据为16位二进制补码格式，可通过SPI（3线或4线）或者I2C数字接口访问。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/31-13020115535IS.jpg" style="width: 497px; h
DN494 - 驱动一个低噪声、低失真18位、1.6Msps ADC
<div>
LTC®2379-18 是一款 18 位、1.6Msps SAR ADC，具有极高的 SNR (101dB) 和 THD (–120dB)。该器件还具有一种独特的数字增益压缩功能，因而免除了在 ADC驱动器电路中增设一个负电源的需要。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/829019-13052
基于Multisim的计数器设计仿真
<span id="LbZY">计数器是常用的时序逻辑电路器件，文中介绍了以四位同步二进制集成计数器74LS161和异步二-五-十模值计数器74LS290为主要芯片，设计实现了任意模值计数器电路，并用Multisim软件进行了仿真。仿真验证了设计的正确性和可靠性，设计与仿真结果表明，中规模集成计数器可有效实现任意模值计数功能，并且虚拟仿真为电子电路的设计与开发提高了效率。<br />
<img a
ADC的九个关键指标
<p>
</p>
<p>
模拟转换器性能不只依赖分辨率规格</p>
<p>
大量的模数转换器(ADC)使人们难以选择最适合某种特定应用的ADC器件。工程师们选择ADC时，通常只注重位数、信噪比(SNR)、谐波性能，但是其它规格也同样重要。本文将介绍ADC器件最易受到忽视的九项规格，并说明它们是如何影响ADC性能的。</p>
<p>
1. SNR比分辨率更为重要。</
5 Gsps高速数据采集系统的设计与实现
<p>
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">以某高速实时频谱仪为应用背景，论述了5 Gsps采样率的高速数据采集系统的构成和设计要点，着重分析了采集系统的关键部分高速ADC（analog to digital，模数转换器）的设计、系统采样时钟设计、模数
MT-019 DAC接口基本原理
本教程概述与内置基准电压源、模拟输出、数字输入和时钟驱动器的DAC接口电路相关的 一些重要问题。由于ADC也需要基准电压源和时钟，因此本教程中与这些主题相关的大多 数概念同样适用于ADC。
MT-003 了解SINAD、ENOB、SNR、THD、THD + N、SFDR，不在噪底中迷失
用于定量表示ADC动态性能的常用指标有六个，分别是：SINAD(信纳比)、ENOB(有效位 数)、SNR(信噪比)、THD(总谐波失真)、THD + N(总谐波失真加噪声)和SFDR(无杂散动态 范围)
STD标准中信号模型同步和门控机制研究
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px;">随着对IEEE1641标准研究的逐渐深入，信号的构建成为了研究重点。对信号模型进行同步和门控控制，可以影响到TSF（测试信号框架）模型的输出，从而达到控制
证券模拟实验室管理制度
证券模拟实验室工作人员日常行为准则<BR>1、 必须注意环境卫生。禁止在实验室、办公室内吃食物、抽烟、随地吐痰；对于意外或工作过程中污染实验室地板和其它物品的，必须及时采取措施清理干净，保持实验室无尘洁净环境。 <BR>2、 必须注意个人卫生。工作人员仪表、穿着要整齐、谈吐文雅、举止大方。 <BR>3、 实验室用品要各归其位，不能随意乱放。 <BR>4、 实验室应安排人员值日，负责实验室的日常整理
24位ADC在心电图中的应用笔记
<div>
Abstract: This application note describes the essential workings of an electrocardiogram (ECG). It discussesfactors that disrupt the ECG signals and make reliable, highly-accurate electrical ch
MSP430ADC采样12864显示
自己整理的MSP430程序，已经调试通过，注释清晰模块化很强。16位AD采样，12864字符数字显示，欢迎下载，如有改进意见希望回馈。谢谢!
基于FPGA的全新数字化PCM中频解调器设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">为了对中频PCM信号进行直接解调，提出一种全新的数字化PCM中频解调器的设计方法。在实现过程中，采用大规模的FPGA芯片对位帧同步器进行了融合，便于设备的集成化和小型化。这种新型的中频解调器比传统的基带解调器具有硬件成
基于选择进位32位加法器的硬件电路实现
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 20.99431800842285px;">为了缩短加法电路运行时间，提高FPGA运行效率，利用选择进位算法和差额分组算法用硬件电路实现32位加法器，差额分组中的加法单
时钟分相技术应用
<p>
摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。<br />
关键词: 时钟分相技术; 应用<br />
中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203<br />
时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的<br />
性能。尤其现代电子系统对性