介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延，提高了译码的速率，使用了VHDL语言完成译码器的设计与实现。测试表明，该译码器性能优良，适用于高速通信。
上传时间： 2013-12-13
上传用户：yzhl1988
FPGA_DIY拨码开关实验源码
上传时间： 2013-11-22
上传用户：tfyt
针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对 Turbo编译码系统模块化设计后优化统一，经时序仿真验证后下载配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。测试结果表明，系统运行稳健可靠，并具有良好的移植性；集成化一体设计，为LTE标准下Turbo码 ASIC的开发提供了参考。
上传时间： 2013-10-08
上传用户：回电话#
随着混沌理论应用于产生伪随机序列的发展，用现场可编程逻辑门阵列实现了基于TD—ERCS混沌的伪随机序列发生器．为了便于硬件实现并减少硬件占用资源．对原算法(即基于TD—ERCS构造伪随机序列发生器的算法)进行了适当改进，密钥空间缩减到2⋯．设计采用双精度浮点运算，选用Cyclone系列的EPIC20F400芯片。完成了CPRSG的系统仿真实验．系统的硬件电路占用17716个逻辑单元，占芯片资源88％，工作频率50 MHz，EPRS产生速率10 Mbps．
上传时间： 2013-11-21
上传用户：许小华
三菱FX-PLC 的通讯协议参考(含有源码):三菱FX 系列PLC 专用协议通信指令一览FX 系列PLC 专用协议通信指令一览以下将详细列出PLC 专用协议通信的指令指令 注释BR 以1 点为单位，读出位元件的状态WR 以16 点为单位，读出位元件的状态，或以1 字为单位读出字元件的值BW 以1 点为单位，写入位元件的状态WW 以16 点为单位，写入位元件的状态或以1 字为单位写入值到字元件BT 以1 点为单位，SET/RESET 位元件WT 以16 点为单位，SET/RESET 位元件，或写入值到字元件RR 控制PLC 运行RUNRS 控制PLC 停止STOPPC 读出PLC 设备类型TT 连接测试注：位元件包括X,Y,M,S 以及T,C 的线圈等字元件包括D,T,C,KnX,KnY,KnM 等。
上传时间： 2015-01-02
上传用户：gdgzhym
非归零码(NRZ)数字信号广泛用于数字通讯系统中的数据传输。许多NRZ测试码型已被产生于系统测试和验证。这些码型通常设计用来模拟实际的数据或者着重考验系统某方面的性能。为理解各种测试码型对特定系统的影响，理解测试码型和待测系统的频率特性是非常重要的。 本文给出了NRZ测试码型的时域特性，如数据率和码性长度，与其频域频谱成分的关系。内容包括NRZ测试码型的概述，功率谱的计算，功率谱的实验室测量以及它们的系统应用。
上传时间： 2013-11-15
上传用户：aesuser
lzw压缩解压算法源码
上传时间： 2014-01-04
上传用户：nanshan
下载整个网页的程序源码
上传时间： 2015-01-03
上传用户：梧桐
一组Delphi/C++Builder上使用的Internet构件源码
标签： Internet Builder Delphi 构件
上传时间： 2015-01-03
上传用户：13215175592
解Unix密码的程序源码和字典
上传时间： 2015-01-03
上传用户：yepeng139
