随着科学技术水平的不断提高，在科研和生产过程中为了更加真实的反映被测对象的性质，对测试系统的性能要求越来越高。传统的测试装置，由于传输速度低或安装不便等问题已不能满足科研和生产的实际需要。USB技术的出现很好的解决了上述问题。USB总线具有支持即插即用、易于扩展、传输速率高(USB2.0协议下为480Mbps)等优点，已逐渐得到广泛的应用。 本课题研究并设计了一套基于USB2.0的数据采集系统。论文首先详细介绍了USB总线协议，然后从系统的总体结构、硬件电路、软件程序以及系统性能检测等几个方面，详细阐述了系统的设计思想和实现方案。系统采用双12位A/D转换器，提供两条模拟信号通道，可以同时采集双路信号，最高的采样率为200KHz。USB接口芯片采用Cypress公司的CY7C68013。论文详细介绍了其在SlaveFIFO接口模式下的电路设计和程序设计。系统应用FPGA芯片作系统的核心控制，控制系统的数据采集和与USB接口芯片的数据交换，并产生其中的逻辑控制信号和时序信号。同时应用FPGA芯片作系统的核心控制可提高了系统稳定性、减小设备的体积。系统的软件设计，主要包括FPGA芯片中的逻辑、时序控制程序、8051固件程序、客户应用程序及其驱动程序。客户端选择了微软的Visual Studio6.0 C++作开发平台，虽然增加了复杂程度，但是软件执行效率及重用性均得到提高。 最后，应用基于USB2.0的数据采集系统测试标准信号及电木的导热系数，以验证测试系统的可靠信与准确性。
上传时间： 2013-04-24
上传用户：凤临西北
视频序列中运动目标的检测是计算机视觉和图像编码研究领域的一个重要课题，在机器人导航、智能监视系统、交通监测、医学图像处理以及视频图像压缩和传输等领域都有广泛的应用。FPGA作为当今主流的大规模可编程专用集成电路，可以满足高速图像处理的需要。使用FPGA可以充分利用硬件上的并行性，从本质上改善图像处理的速度，使对大数据量的图像处理达到实时性。本文提出基于FPGA的运动目标检测系统，对以后算法的改进，输入输出图像大小的变化，图像采集和显示设备更换等都具有灵活性。 本文对目前运动目标检测的主要算法研究分析，根据背景减法的适用环境和特点提出改进的W4运动检测算法。该算法具备背景减法的优点，并且克服了W4运动检测算法在环境变化较快或环境变化较频繁条件下对运动目标进行检测的局限性。 本文首先在MATLAB中对改进的W4运动检测算法进行仿真，然后将算法移植到FPGA中实现。设计图像采集、图像检测和VGA显示等模块，完善运动目标检测系统。根据算法和运动目标检测系统的特点提出一种基于改进的W4算法的快速检测方法，该方法以块为单位进行运动目标检测，可以有效地提高图像处理的速度，使系统满足实时性要求。
上传时间： 2013-07-20
上传用户：sn2080395
随着多媒体技术发展，数字图像处理已经成为众多应用系统的核心和基础。图像处理作为一种重要的现代技术，已经广泛应用于军事指挥、大视场展览、跟踪雷达、电视会议、导航等众多领域。因而，实现高分辨率高帧率图像实时处理的技术不仅具有广泛的应用前景，而且对相关领域的发展也具有深远意义。 大视场可视化系统由于屏幕尺寸很大，只有在特制的曲面屏幕上才能使细节得到充分地展现。为了在曲面屏幕上正确的显示图像，需要在投影前实时地对图像进行几何校正和边缘融合。而现场可编程门阵列(FPGA)则是用硬件处理实时图像数据的理想选择，基于FPGA的图像处理技术是世界范围内广泛关注的研究领域。 本课题的主要工作就是设计一个以FPGA为核心的硬件系统，该系统可对高分辨率高刷新率(1024*768@60Hz)的视频图像实时地进行几何校正和边缘融合。 论文首先介绍了图像处理的几何原理，然后提出了基于FPGA的大视场实时图像融合处理系统的设计方案和模块功能划分。系统分为算法与软件设计，硬件电路设计和FPGA逻辑设计三个大的部分。本论文主要负责FPGA的逻辑设计。围绕FPGA的逻辑设计，论文先介绍了系统涉及的关键技术，以及使用Verilog语言进行逻辑设计的基本原则。 论文重点对FPGA内部模块设计进行了详细的阐述。仲裁与控制模块是顶模块的主体部分，主要实现系统状态机和时序控制；参数表模块主要实现SDRAM存储器的控制器接口，用于图像处理时读取参数信息。图像处理模块是整个系统的核心，通过调用FPGA内嵌的XtremeDSP模块，高速地完成对图像数据的乘累加运算。最后论文提出并实现了一种基于PicoBlaze核的12C总线接口用于配置FPGA外围芯片。 经过对寄存器传输级VerilogHDL代码的综合和仿真，结果表明，本文所设计的系统可以应用在大视场可视化系统中完成对高分辨率高帧率图像的实时处理。
上传时间： 2013-05-19
上传用户：恋天使569
随着交通工具的迅猛发展，智能交通系统(Intelligent TransportationSystems，简称ITS)在交通管理中受到广泛的关注。而在ITS中，车牌识别(LicensePlate Recognition，简称LPR)是其核心技术。车牌识别系统主要由数据采集和车牌识别算法两个部分组成。由于车牌清晰程度、摄像机性能、气候条件等因素的影响，牌照中的字符可能出现不清楚、扭曲、缺损或污迹干扰，这都给识别造成一定难度。因此，在复杂背景中快速准确地进行车牌定位成为车牌识别系统的难点。 本文研究和设计了一种集图象采集，图象识别，图象传输等于一体的实时嵌入式系统。该平台包括硬件系统设计与应用程序开发两个方面，充分利用TI公司的C6000系列DSP强大的并行运算能力、以及FPGA的灵活时序逻辑控制技术，从硬件方面实现系统的高速运行。 本文的主要工作有两部分组成，具体如下： (1) 在硬件设计方面：实现由A/D、电源、FPGA、DSP以及SDRAM和FLASH所组成的车牌识别系统；设计并完成系统的原理图和印制板图；完成电路板调试，以及完成FPGA．在高速图像采集中的veriIog应用程序开发。 (2) 在软件开发方面：完成Philips公司的SAA7113H的配置代码开发，以及DSP底层的部分驱动程序开发。 该系统能够实现25帧每秒的数字视频流图像数据的输出，并由FPGA负责完成一幅720×572数据量的图像采集。DSP负责系统的嵌入式操作，包括系统的控制和车牌识别算法的实现。 目前，嵌入式车牌识别系统硬件平台已经搭建成功，系统软件代码程序也已经开发完成。本系统能够实现高速图像采集、嵌入式操作与车牌识别算法、UART数据通信等功能，具有速度快、稳定性高、体积小、功耗低等特点，为车牌识别算法提供一个较好的验证平台。
上传时间： 2013-07-30
上传用户：gdgzhym
数据采集系统是信号与信息处理系统中不可缺少的重要组成部分，同时也是软件无线电系统中的核心模块，在现代雷达系统以及无线基站系统中的应用越来越广泛。为了能够满足目前对软件无线电接收机自适应性及灵活性的要求，并充分体现在高性能FPGA平台上设计SOC系统的思路，本文提出了由高速高精度A/D转换芯片、高性能FPGA、PCI总线接口、DB25并行接口组成的高速数据采集系统设计方案及实现方法。其中FPGA作为本系统的控制核心和传输桥梁，发挥了极其重要的作用。通过FPGA不仅完成了系统中全部数字电路部分的设计，并且使系统具有了较高的可适应性、可扩展性和可调试性。 在时序数字逻辑设计上，充分利用FPGA中丰富的时序资源，如锁相环PLL、触发器，缓冲器FIFO、计数器等，能够方便的完成对系统输入输出时钟的精确控制以及根据系统需要对各处时序延时进行修正。 在存储器设计上，采用FPGA片内存储器。可根据系统需要随时进行设置，并且能够方便的完成数据格式的合并、拆分以及数据传输率的调整。 在传输接口设计上，采用并行接口和PCI总线接口的两种数据传输模式。通过FPGA中的宏功能模块和IP资源实现了对这两种接口的逻辑控制，可使系统方便的在两种传输模式下进行切换。 在系统工作过程控制上，通过VB程序编写了应用于PC端的上层控制软件。并通过并行接口实现了PC和FPGA之间的交互，从而能够方便的在PC机上完成对系统工作过程的控制和工作模式的选择。 在系统调试方面，充分利用QuartuslI软件中自带的嵌入式逻辑分析仪SignalTaplI，实时准确的验证了在系统整个传输过程中数据的正确性和时序性，并极大的降低了用常规仪器观测FPGA中众多待测引脚的难度。 本文第四章针对FPGA中各功能模块的逻辑设计进行了详细分析，并对每个模块都给出了精确的仿真结果。同时，文中还在其它章节详细介绍了系统的硬件电路设计、并行接口设计、PCI接口设计、PC端控制软件设计以及用于调试过程中的SignalTapⅡ嵌入式逻辑分析仪的使用方法，并且也对系统的仿真结果和测试结果给出了分析及讨论。最后还附上了系统的PCB版图、FPGA逻辑设计图、实物图及注释详细的相关源程序清单。
上传时间： 2013-06-09
上传用户：lh25584
智能化住宅小区，是指在一定范围内通过有效的传输网络，将多元住处服务、物业管理、安防以及住宅智能化等系统结合在一起，为该小区的服务与管理提供高技术的智能化手段。从而实现快捷高效的超值服务管理和安全舒适的家居环境，使业主生活得更安全、更方便。 随着国民经济和科学技术水平的提高，特别是计算机技术、通信技术、网络技术和控制技术的迅速发展，促进了智能小区在我国的推广和应用。目前这些小区的智能化建设大多数是采用Lonworks、FF等现场总线技术。但是现场总线协议标准化程度还不成熟，且成本较高。随着宽带Internet进入家庭，利用Internet来构建智能小区已成为大势所趋。 本文介绍了一种基于以太网和FPGA的嵌入式智能小区管理系统的组建方法。首先，以Altera的FPGA为核心，通过在外围添加适当的存储设备和通信接口设备，构成一个嵌入式系统的硬件平台。其次，在此平台的基础上，通过在FPGA中定制Nios Ⅱ软核处理器以及在外围的Flash存储器中下载uClinux操作系统，从而构建出一套资源丰富的嵌入式操作系统。该系统带有一个网络功能齐全的Web服务器。最后，将此操作系统作为智能小区的楼宇集中器，再根据需要配置适当的采集器和显示器，就可以组建成一套功能强大的智能小区管理系统。它可以完成图像抄表、定时图像采集、实时温度监控、楼宇广播、智能语音报警等功能。 这种利用当前流行的嵌入式系统来组建的智能小区管理系统，不但实现简单、功能强大；而且节约布线、成本低廉。因此具有很高的性价比，相信在未来有较大的市场潜力。 本文主要包括如下几个部分：系统硬件结构设计，包括系统的原理图构建和PCB板的绘制：系统核心处理器设计，包括Nios Ⅱ软核CPU的设计方法、外围存储和通信器件的添加及设计方法；嵌入式操作系统uClinux的相关知识及移植方法：系统的软件结构设计，包括图像采集、温度采集、LCD显示等CGI程序设计，以及单片机语音报警程序设计等；最后给出了调试情况以及一些试验结果。
上传时间： 2013-06-11
上传用户：ccsp11
FPGA 技术是图像处理领域的一个重要的研究课题，近年来倍受人们的关注。本文研究了视频信号的采集、显示以及通过网络进行传输的方法。并提出了一套基于FPGA 的实现方案。 系统可以分为采集控制模块、显示控制模块和网络传输控制模块3 部分。视频信号的采集用到了视频处理芯片SAA7113，通过FPGA 对其初始化，可以得到经过A/D 转换的YUV 格式视频信号，利用采集控制模块可以将这些视频信号保存到SRAM 中去。显示控制模块读出SRAM 中的视频信号，进行YUV 格式到RGB 格式的转换以及帧频变换等操作，再利用VGA 显示芯片THS8134 就可以将采集到的视频信号在LCD 上显示出来。基于IEEE802.3 协议的网络传输控制模块将YUV 格式的视频信号进行添加报头、CRC 校验码等操作后，将其变成一个MAC 帧，可以在以太网络中传输。 设计选用硬件描述语言Verilog HDL，在开发工具QuartusII 中完成软核的综合、布局布线、汇编，并最终在QuartusII 和Active-HDL 中进行时序仿真验证。 对设计的验证采取的是由里及外的方式，先对系统主模块的功能进行验证，再模拟外部器件对设计的接口进行验证。验证流程是功能仿真、时序仿真、板级调试，最终通过了系统测试，验证了该设计的功能。
上传时间： 2013-07-21
上传用户：baobao9437
无线局域网是计算机网络技术和无线通信技术相结合的产物，是利用无线媒介传输信息的计算机网络。在无线通信信道中，由于多径时延不可避免地存在符号间干扰，正交频分复用(OFDM)作为一种可以有效对抗符号间干扰(ISI)和提高频谱利用率的高速传输技术，引起了广泛关注。在无线局域网(WLAN)系统中，OFDM调制技术已经被采用作为其物理层标准，并且公认为是下一代无线通信系统中的核心技术。基于IEEE802.11a的无线局域网标准的物理层采用了OFDM技术，能有效的对抗多径信道衰落，达到54Mbps的速度，而未来而的IEEE802.11n将达到100Mbps的高速。因此，研发以OFDM为核心的原型机研究非常有必要。 本文在深入理解OFDM技术的同时，结合相应的EDA工具对系统进行建模并基于IEEE802.11a物理层标准给出了一种OFDM基带发射机系统的FPGA实现方案。整个设计采用目前主流的自顶向下的设计方法，由总体设计至详细设计逐步细化。在系统功能模块的FPGA实现过程中，针对Xilinx一款160万门的Spartan-3E XCS1600E芯片，依照：IEEE802.11a帧格式，对发射机系统各个模块进行了详细设计和仿真： (1)训练序列生成模块，包括长，短训练序列； (2)信令模块，包括卷积编码，交织，BPSK调制映射； (3)数据模块，包括加扰，卷积编码，删余，交织，BPSK/QPSK/16QAM/64QAM调制映射； (4)OFDM处理部分，包括导频插入，加循环前缀，IFFT处理； (5)对整个发射处理部分联调，并给出仿真结果另外，还完成了接收机部分模块的FPGA设计，并给出了相应的顶层结构与仿真波形。最后提出了改进和进一步开发的方向。
上传时间： 2013-04-24
上传用户：李彦东
H.264视频编解码标准以其高压缩比、高图像质量、良好的网络适应性等优点在数字电视广播、网络视频流媒体传输、视频实时通信等许多方面得到了广泛应用。提高H.264帧内预测的速度，对于实时性要求较高的场合具有重大的意义。为此，论文在总结国内外相关研究的基础上，针对H.264帧内预测的软件实现具有运算量大、实时性差等缺点，提出了一种基于FPGA的高并行、多流水线结构的帧内预测算法的硬件实现。 论文在详细阐述H.264帧内预测编码技术的基础上，分析了17种预测模式算法，通过Matlab仿真建模，直观地给出了预测模式的预测效果，并在JM12.2官方验证平台上测试比较各种预测模式对编码性能的影响，以此为根据对帧内预测模式进行裁剪。接着论文提出了基于FPGA的帧内预测系统的设计方案，将前段采集剑的RGB图像通过色度转换模块转换成YCbCr图像，存入片外SDRAM中，控制模块负责读写数掘送入帧内预测模块进行处理。帧内预测模块中，采用一种并行结构的可配置处理单元，即先求和再移位最后限幅的电路结构，来计算各预测模式下的预测值，极大地减小了预测电路的复杂度。针对预测模式选择算法，论文采用多模式并行运算的方法，即多个结构相同的残差计算模块，同时计算各种预测模式对应的SATD值，充分发挥FPGA高速并行处理的能力。其中Hadamard变换使用行列分离的变换方法，采用蝶形快速变换、流水线设计提高硬件的工作效率。最后，论文设计了LCD显示模块直观地显示所得到的最佳预测模式。 整个帧内预测系统被划分成多个功能模块，采用层次化、模块化的设计思想，并采用流水线结构和乒乓操作来提高系统的并行性、运行速度和总线利用率。所有模块用Verilog语言设计，由Modelsim仿真和集成开发环境ISE9.1综合。仿真与综合结果表明，系统时钟频率最高达到106.7MHz。该设计在完成功能的基础上，能够较好地满足实时性要求。论文对于研究基于FPGA的H.264视频压缩编码系统进行了有益的探索，具有一定的实用价值。
上传时间： 2013-07-21
上传用户：ABCD_ABCD
随着数字电视全国范围丌播时间表的临近，数字电视技术得到很大发展，数字电视信号在信源基带数据和信道传输等方面已经进一步标准化，数字电视传播途径也越来越广，在卫星、地面及有线电视网中传输数字电视信号得到迅速发展。借着2008年奥运的东风，数字电视领域的应用研究方兴未艾。 本课题目的是完成有线数字电视广播系统的重要设备--调制器的设计和实现，核心器件选用FPGA芯片。系统硬件实现以国家标准GY/T 170-2001(有线数字电视广播信道编码与调制规范)为主要依据，以Xilinx公司的Virtex系列(Virtex 4，Virtex 5)芯片及相关开发板(ML402、ML506)为平台，主要任务是基于相关标准对其实用技术进行研究和开发。完成了信道编码和调制的模块划分、Verilog HLD程序的编写(或IP核的调用)和仿真以及在板调试和联调等工作，设计目的是在提高整个系统集成度的前提下实现多频点调制。 本文在研究现有数字电视网络技术和相关产品的基础上，以国标GY/T170-2001为主要依据并参阅了其他的相关标准，提出了多频点QAM调制器的实现方案。整个工作包括：模块划分，完成了基带物理接口(输入)、包头反转与随机化、RS编码、卷积交织、码流变换、差分编码、星座映射、基带成型(包括Nyquist滤波器、半带滤波器、CIC滤波器的设计或模块调用)、高端DAC的配置(输出)等模块的Verilog HLD程序的编写(或者IP核调用)和仿真等工作；成功进行了开发板板级调试，调试的过程中充分利用Xilinx公司的开发板和调试软件ChipScope，成功设计了验证方案并进行了模块验证；最后进行了各模块联调工作，设计了系统验证方案并成功完成对整个系统的验证工作。 经测试表明，该系统主要性能达到国家相关标准GY/T 198-2003(有线数字电视广播QAM调制器技术要求和测量方法)规定的技术指标，可以进入样机试生产环节。
上传时间： 2013-04-24
上传用户：jiangfire
