虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

传输程序

  • 基于51单片机的音乐播放程序

    基于51单片机的音乐播放程序 基于51单片机的音乐播放程序

    标签: 单片机 音乐播放 程序

    上传时间: 2013-06-17

    上传用户:yuanyuan123

  • AD9850 程序

    次程序基于89c51单片机和AD 9850芯片,产生正弦波

    标签: 9850 AD 程序

    上传时间: 2013-06-25

    上传用户:kr770906

  • 写给想当程序员的朋友

    写给想当程序员的朋友 开发者最好的初学思想 -To those who want to become programmers\r\r\nThe best thinking for new develo

    标签: 程序员

    上传时间: 2013-05-30

    上传用户:ccclll

  • 局域网内聊天传输文件

    局域网内聊天传输文件.rar 1、可以进行群聊。 2、点中名字前的复选框要以说消消话。 3、可以群发文件,可以发给指定的人(选中复选框),也可以发给所有人。-LAN chatting to trans

    标签: 局域网 传输

    上传时间: 2013-07-17

    上传用户:ZHWKLIU

  • 单片机C语言程序设计实训100l列

    单片机C语言程序设计实训100例基于单片机C语言程序设计实训100例基于8051Proteus仿真单片机C语言程序设计实训100例基于8051Proteus仿真

    标签: 100l 单片机 C语言 程序设计

    上传时间: 2013-06-17

    上传用户:wang0123456789

  • MPEG2图像加密的FPGA实现

    本论文讨论的是如何对符合DVB-T标准的数字图像无线监控系统中的MPEG2图像实现底层硬件的实时加/解密.数字图像无线监控系统是某公司研发的符合DVB-T标准的实时图像语音无线传输系统,通过对实时采集的图像等信息的发射与接收实现对远程现场的无线监控.为了保证图像数据在传输中的保密性,设计了基于FPGA的实时MPEG2图像加/解密系统.该系统由加/解密算法模块和密钥管理模块组成.加/解密算法模块完成发射机及接收机中的实时数据流的加/解密,该模块是基于FPGA的,采用美国国家标准DES(Dara Encryption Standard)算法,实现了对MPEG2 TS流的硬件加/解密.密钥管理模块完成加/解密模块的密钥产生、管理、控制、输入等功能.本论文首先介绍了密码学的基本知识及几种典型的加密体制和算法.接着介绍了DVB-T数字广播标准和数字图像无线监控系统的原理和系统结构.然后对图像加解密器的系统设计原理及实现做了详细介绍.在此基础上,介绍了FPGA中的加密算法的仿真及实现和密钥管理模块的实现.最后介绍了系统的硬件电路和整个系统的软硬件调试.本人的工作主要包括:1.查阅资料,了解密码学及DVB系统相关领域知识.2.根据项目要求设计基于FPGA的实时MPEG2图像加/解密系统方案.3.基于FPGA完成MPEG2图像的底层硬件加密及解密逻辑程序设计,并设计各个控制程序和驱动.4.设计系统原理图及电路板,完成系统的软硬件调试和与全系统的联调.

    标签: MPEG2 FPGA 图像加密

    上传时间: 2013-06-30

    上传用户:jiiszha

  • Linux内核空间设备驱动程序的开发

    本文详细介绍了Linux平台下内核空间设备驱动程序的开发。在比较proc和dev两种文件系统的基础上,分别以PCI设备和USB设备的驱动程序开发为实例来介绍利用两种文件系统开发字符设备驱动程序的方法。

    标签: Linux 内核 设备驱动 程序

    上传时间: 2013-04-24

    上传用户:1583060504

  • 基于FPGA的多路E1反向复用传输芯片的设计与实现

    随着电信数据传输对速率和带宽的要求变得越来越迫切,原有建成的网络是基于话音传输业务的网络,已不能适应当前的需求.而建设新的宽带网络需要相当大的投资且建设工期长,无法满足特定客户对高速数据传输的近期需求.反向复用技术是把一个单一的高速数据流在发送端拆散并放在两个或者多个低速数据链路上进行传输,在接收端再还原为高速数据流.该文提出一种基于FPGA的多路E1反向复用传输芯片的设计方案,使用四个E1构成高速数据的透明传输通道,支持E1线路间最大相对延迟64ms,通过链路容量调整机制,可以动态添加或删除某条E1链路,实现灵活、高效的利用现有网络实现视频、数据等高速数据的传输,能够节省带宽资源,降低成本,满足客户的需求.系统分为发送和接收两部分.发送电路实现四路E1的成帧操作,数据拆分采用线路循环与帧间插相结合的方法,A路插满一帧(30时隙)后,转入B路E1间插数据,依此类推,循环间插所有的数据.接收电路进行HDB3解码,帧同步定位(子帧同步和复帧同步),线路延迟判断,FIFO和SDRAM实现多路数据的对齐,最后按照约定的高速数据流的帧格式输出数据.整个数字电路采用Verilog硬件描述语言设计,通过前仿真和后仿真的验证.以30万门的FPGA器件作为硬件实现,经过综合和布线,特别是写约束和增量布线手动调整电路的布局,降低关键路径延时,最终满足设计要求.

    标签: FPGA 多路 传输 片的设计

    上传时间: 2013-07-16

    上传用户:asdkin

  • C/C++程序设计教程

    C/C++程序设计教程.zipC/C++程序设计教程.zip-C/C++ Programming Guide. ZipC/C++ Programming Guide. Zip

    标签: 程序设计 教程

    上传时间: 2013-08-02

    上传用户:sssl

  • 51单片机程序设计与实验

    51单片机程序设计与实验,51单片机程序设计与实验

    标签: 51单片机 程序设计 实验

    上传时间: 2013-04-24

    上传用户:dave520l