随着电力电子技术的飞速发展，越来越多的电力电子装置被应用到各个领域，给电网注入了不可忽视的无功以及谐波电流。 本文首先介绍了谐波的概念和谐波的危害，阐述了谐波问题研究的必要性和紧迫性，并对谐波抑制的方法作了简单的介绍。并在此基础上，通过对有源滤波器和无源滤波器各自的优缺点以及有源滤波器装置的结构、原理的分析，提出了基于DSP控制器的三相三线制并联型有源电力滤波器装置的设计方案。 并联有源电力滤波器主电路设计是核心环节之一。本文在三相三线并联型有源电力滤波器数学模型的基础上，通过对采用空间矢量调制的有源电力滤波器的工作过程的研究和分析，揭示了主电路各参数之间的相互关系。根据瞬态电流跟踪指标的要求推导出并联APF输出电感的估算公式。基于对电流跟踪误差矢量的度量，推导出直流侧电容电压临界值表达式。详细介绍了输出滤波器参数的设计方法。 实时、高精度的谐波检测是有源电力滤波器的重要部分。本文详细地介绍了瞬时无功功率理论，选择检测负载电流的方式以提取谐波。提出了用滑窗迭代作为低通滤波的数字算法，以快速分离负载电流中的基波分量得到谐波指令。以全数字控制为重点，对电流环的数字控制方式，包括数字PI调节器的设计做出了比较详细的分析。 本文用MATLAB/SIMULINK中的电力系统模块对有源电力滤波器进行了动态仿真研究。仿真结果表明这种拓扑结构的有源电力滤波器对电力系统中的谐波抑制具有较好的效果。 在理论分析和仿真研究的基础上，设计了基于TMS320LF2407A控制的并联型电力有源滤波器，对其控制系统硬件构成进行了详细的介绍。研制了实验样机，对并联型电力有源滤波器进行了初步的实验研究。
上传时间： 2013-04-24
上传用户：shiny3333
异步电动机的软起动研究，是一项重要的研究课题。本文以分级变频理论为基础，利用数学分析的方法对分级变频的子频率系统进行了深入的研究，总结了各级子频率系统的电压相序情况以及最优的触发角度。并且对传统异步电动机软起动器的主电路结构进行了改进，提出了从较低频率开始分五级起动的分级变频调压软起动形式，而且各级子频率的起动都能实现最优的正序电压组合，保证了起动转矩的最大化。通过对分级变频调压软起动形式的建模和仿真试验，证明了此方法可以在降低起动电流的同时实现异步电机的高转矩起动，验证了此方法的有效性和可行性。基于以上研究的成果，本文介绍了以TMS320LF2407ADSP芯片为核心的软起动软硬件设计方法。最后对本课题的进一步研究提出了展望。
上传时间： 2013-04-24
上传用户：assss
有源电力滤波器（Active Power Filter，简称 APF）是近年来治理电力系统谐波污染的非常有效的装置。众所周知，电力电子装置和非线性负载的广泛使用，使谐波电流和无功电流大量注入电网，严重威胁电网和电气设备的安全运行与正常使用，并且产生大量的能源浪费。随着我国“十一五”规划中关于建设节约型社会的战略方针的提出，应用APF进行谐波和无功治理的研究工作将会有很广阔的应用前景。 本文阐述了有源电力滤波器的基本原理，介绍了当前主要的几种APF的分类以及电路拓扑结构，分别对三相三线和三相四线制APF的结构进行分析，建立了两种数学模型，指出三相三线制APF在实际供电系统中应用的局限性。本文介绍了三种当前广泛采用的电流控制方法和一种比较先进的空间矢量控制方法。对于APF系统的核心--谐波检测，本文介绍了三种谐波检测理论，着重对本文设计的APF所采用的瞬时无功功率理论进行详细的理论分析，在MATLAB软件中建立一个三相四线制基于瞬时无功功率理论的APF系统仿真模型，验证瞬时无功功率理论的可行性。 在进行大量理论分析和验证的基础上，设计一台采用单片机和DSP双CPU的有源电力滤波器。硬件上设计单片机的时钟电路、仿真器接口电路；设计DSP的时钟电路，外接存储器扩展电路；设计APF系统的电压周期检测电路，电流绝对值转换电路等等。软件上编写单片机的主程序和中断程序、DSP的主程序和启动搬运程序，调试并给电进行实际测试和实验分析。
上传时间： 2013-04-24
上传用户：zuozuo1215
IIR数字滤波器是冲激响应为无限长的一类数字滤波器，是电子、通信及信号处理领域的重要研究内容，国内外学者对IIR数字滤波器的优化设计进行了大量研究。其中，进化算法优化设计IIR数字滤波器虽然取得了一定的效果，但是其也有自身的一些不足；另外，基于粒子群算法以及人工鱼群算法的IIR数字滤波器优化设计也取得了较好的效果。但这些方法都是将多目标优化问题转化为单目标优化问题，这种方法是将每个目标赋一个权值，然后将这些赋了权值的目标相加，把相加的结果作为目标函数，在此基础上寻找目标函数的最小值，这样做造成的问题是可能将其中的任何一种满足目标函数值最小的情况作为最优解，但实际上得到的不一定是最优解。也就是说，单目标的方法难以区分哪一种情况为最优解，这样的寻优模型从理论上来说是难以得到最优解的。另外，在将多目标转化为单目标时，各个目标的权值难以确定，而且最终只能得到唯一解。针对这些问题，本文在研究传统遗传算法、进化规划算法以及量子遗传算法的IIR数字滤波器优化设计的基础上，将重点研究IIR数字滤波器的粒子进化规划优化、遗传多目标优化以及量子多目标优化。另外，由于在通信系统中IIR数字滤波器有广泛应用，并且大量采用FPGA实现，多目标优化方法得到的滤波器性能也值得验证，因此，对多目标优化方法得到的IIR数字滤波器系数进行FPGA仿真验证有重要的现实意义。 @@ 论文的主要工作及研究成果具体如下： @@ 1.分析IIR数字滤波器的数学模型及其优化设计的参数；针对低通IIR数字滤波器，采用遗传算法及量子遗传算法对其进行优化设计，并给出相应的仿真结果及分析。 @@ 2.针对使用进化规划算法优化设计IIR数字滤波器时容易陷入局部极值的问题，研究粒子进化规划算法，并将其应用于IIR数字滤波器的优化设计，该算法将粒子群优化算法与进化规划算法相结合，继承了粒子群算法局部搜索能力强和进化规划算法遗传父代优良基因能力强的优点。将这种新的粒子进化规划算法应用于IIR低通、高通、带通、带阻数字滤波器的优化设计，显示了较好的效果。 @@ 3.优化设计IIR数字滤波器时，通常将多目标转化为单目标的优化问题，这种方法虽然设计简单，但是在将多目标转化为单目标时，各个目标的权值难以确定，而且最终只能得到唯一解，不能提供更多的有效解给决策者。针对常 用基于单目标优化算法的不足，在分析IIR数字滤波器优化模型和待优化参数的基础上，本文研究遗传算法的IIR数字滤波器多目标优化设计方法，该方法将多个目标值直接映射到适应度函数中，通过比较函数值的占优关系来搜索问题的有效解集，使用这种方法可以求得一组有效解，并且将多目标转化为单目标的优化方法得到的唯一解也能被包括在这一组有效解中。@@ 4.将量子遗传算法应用于IIR数字滤波器多目标优化设计，研究量子遗传算法的IIR数字滤波器多目标优化设计方法，并将优化结果与传统遗传算法的多目标优化方法进行了比较。仿真结果表明，在对同一种滤波器进行优化设计时，使用该方法得到的结果通带波动更小，过渡带更窄，阻带衰减也更大。 @@ 5.针对IIR数字滤波器的硬件实现问题，在对IIR数字滤波器的结构特征进行分析的基础上，分别采用遗传多目标优化方法量子多目标方法优化设计IIR数字滤波器的系数，然后针对两组系数进行了FPGA( Field-Programmable GateArray，现场可编程门阵列)仿真验证，并对两种结果进行了对比分析。 @@关键词：IIR数字滤波器；优化设计
上传时间： 2013-06-09
上传用户：熊少锋
“计算机组成原理”是计算机专业的一门核心课程。传统的计算机组成原理实验是在指令格式、寻址方式、运算器、控制器、存储器等都相对固定的情况下进行，学生主要进行功能实现和验证，缺少自主设计和创新过程。 为改变这种状况，须更新现有的计算机组成原理实验系统。采用FPGA芯片作为载体，使用EDA开发工具，用硬件描述语言实现不同的硬件逻辑，再与硬件的输入输出接口线路相连，最终组成一台可用于组成实验教学的完整计算机系统。这期间学生将掌握组成原理实验系统的各个部件的功能及其相互之间如何协作。本实验系统能够让学生完成有关计算机组成原理的部件实验和整机实验：部件实验包括加法器、乘法器、除法器、算术逻辑运算单元、控制器、存储器等；整机实验可以独立实现各部件的功能描述。该系统能够帮助学生巩固课堂知识并增强设计能力。 为实现上述目的，依据EDA技术的开发流程和方法，建立了一个完整的体系，其中包括控制模块、内存模块、运算器模块、通用寄存器组及其控制部件、程序计数器、地址寄存器、指令寄存器、时序部件、数据控制部件、状态值控制部件，以及为帮学生调试而专门设计的输出观察部件。在Quartus Ⅱ开发环境下，使用Altera公司FPGA芯片，采用VHDL，语言设计并实现了上述模块。经过仿真测试，所实现的各功能模块作为独立部件时能完成各自功能：而将这些部件组合起来的整机系统，可以执行程序段和进行各种运算处理，达到了设计要求。
上传时间： 2013-06-01
上传用户：hebmuljb
软件无线电(Software Radio)具有高度灵活性、开放性，很容易实现与现有和未来多种电台的兼容，能最大限度的满足了互联互通的要求。而基于多相滤波器组的信道化软件无线电接收技术以其固有的全概率接收、降采样速率以及其大幅提高运算速率的能力越来越受到重视。本文主要研究了基于现场可编程门阵列(FPGA)的软件无线电信道化中频接收技术设计与实现。 首先介绍了软件无线电的基本概念以及其发展状况，深入讨论了软件无线电的基本理论，主要介绍了设计中所用到的带通采样技术、信号的抽取技术与多相滤波技术。 然后简要介绍了信道化中频接收机的射频(Radio Frequency，RF)前端接收技术，设置宽中频超外差接收机射频前端的设计指标，给出了改进的实信号滤波器组低通型实现结构，并依此推导和建立了实信号多相滤波器组信道化中频接收机的数学模型。 最后基于EP1S80开发平台实现了实信号多相滤波器组信道化的中频接收机。给出了多相滤波器、抽取运算、FFT运算、信道划分以及复乘运算的设计方案。仿真结果表明，该接收机能够实现对中频信号的正确接收，验证了系统设计的可行性。
上传时间： 2013-05-24
上传用户：wyaqy
本项目完成的是中国地面数字电视融合方案发端系统的FPGA设计与实现。采用Stratix系列的EP1S80F1020C5FPGA为基础构建了主硬件处理平台。系统中能量扩散、LDPC编码、符号交织、星座映射、同步PN头插入、3780点IFFTOFDM调制以及信号成形4倍插值滚降滤波器等都是基于FPGA硬件设计实现的。本文首先介绍了数字电视的发展现状，融合方案发端系统的整体结构以及FPGA设计的相关知识。第三章重点、详细地介绍了基于FPGA的融合方案发端系统除LDPC编码部分的各个模块的具体实现，并对级连后的整个系统的性能进行了仿真、分析和验证。第四章简要介绍了与融合方案发端系统结构类似的一个窄带LDPC解码-误码测试实验平台发端的FPGA设计，并对该测试平台的性能进行了分析验证。我在项目中完成的工作主要有： 1.阅读相关文献资料，了解中国地面数字电视融合方案的整体结构和原理。 2.制定了整个发端系统FPGA实现的框架以及各模块的接口定义。 3.完成了3780点IFFTOFDM的FPGA设计和验证。 4.完成了4倍插值169阶滚降滤波器的算法改进和FPGA设计与验证。 5.完成了整个融合方案系统的功能仿真、分析和验证。 6.完成了窄带LDPC解码-误码测试实验平台发端的FPGA设计以及仿真、验证。
上传时间： 2013-07-05
上传用户：qq521
本文主要介绍了基于FPGA的无线信道盲均衡器的设计与实现,在算法上选择了比较成熟的DDLMS和CMA相结合的算法,结构上采用四路正交FIR滤波器模型.在设计的过程中我们采取了用MATLAB进行算法仿真,VerilogHDL语言进行FPGA设计的策略.在硬件描述语言的设计流程中,信道盲均衡器运用了Top-Down的模块化设计方法,大大缩短了设计周期,提高了系统的稳定性和可扩展性.测试结果表明均衡器所有的性能指标均达到预定目标,且工作性能良好,均衡效果较为理想,能够满足指标要求.本课题所设计和实现的信道盲均衡器,为FPGA芯片设计技术做了有益的探索性尝试,对今后无线通信系统中的单芯片可编程系统(SOPC)的设计运用有着积极的借鉴意义.
上传时间： 2013-07-11
上传用户：lwwhust
在嵌入式系统的开发过程中，仿真器是一个必不可少的开发工具。特别是对于初级嵌入式系统开发工程师，借助一个功能强大的仿真器进行开发工作，可以达到事半功倍的效果。一个嵌入式仿真、调试系统支持单步执行、设置断点、观察变量内容及寄存器内容等功能。开发人员可以通过各类调试功能观察变量和寄存器的变化，从而可以很清楚的了解整个程序运行的状况，及时的调整和修改程序，并不需要反复的向芯片烧写程序，就可以完成对于程序的调试工作。 @@ 本文在分析了目前市场上常用仿真器的设计原理的基础上，提出了以三星公司的S3C44BO ARM7处理器为主CPU，通过以太网接口进行数据传输的ARMJTAT仿真器的设计方案。利用这种仿真器进行程序调试，不仅可以大幅度的提高下载速度，还可以实现仿真器资源的共享，而且调试时程序是在目标板上运行，仿真更接近于目标硬件。 @@ 文中首先对于传统仿真器的设计原理、作用、存在的问题进行了研究，然后提出了基于S3C44BO的以太网接口的ARM-JTAG仿真器的设计。该仿真器的设计主要分为以下几步：第一，提出总体设计方案，包括硬件的设计及软件的设计。第二，详细介绍该仿真器的硬件结构设计和程序开发过程，其中特别对以太网接口的设计进行了研究。第三，总结了该仿真器的功能、特点。 @@关键词：仿真器；S3C44BO；以太网接口；JTAG；LwIP
上传时间： 2013-06-16
上传用户：253189838
指令集仿真器是目前嵌入式系统研究中一个极其重要的领域，一个灵活高效且准确度高的仿真器不仅可以实现对嵌入式系统硬件环境的仿真，而且是现代微处理器结构设计过程中性能评估的重要工具. 仿真器的性能已经成为影响整个设计效率的重要因素，在现有的指令集仿真技术中，编译型仿真技术虽然可以获得高的仿真速度，但其对应用的假设过于严格，限制了其在商业领域中的应用；解释型仿真器虽被普遍使用，但其缺点也很明显，由于模拟过程中需要耗费大量时间用于指令译码，解释型模拟器速度往往很有限，使用性能较低。由此可见，如何减少仿真过程中的指令译码时间，是提高仿真器的性能的关键。 本文旨在提出一个指令集仿真器的原型，重点解决指令解码过程中的速度瓶颈，在其基础可以进行扩充和改进，以适应不同硬件平台的需要。文章首先从ARM指令集的指令功能和编码格式入手，通过分析和比较找出了一般常用指令的编码和实现规律，并在此基础上进行了高级语言的描述，其后提出了改进版解释型指令集仿真器的设计方案，包括为提高仿真器性能，减少译码时间，创新性的在流程设计中加入了预解码的步骤，同时用自己设计的压缩算法解决了因预解码产生大量译码信息而带来的内存过度消耗难题。接下来，描述了仿真器的实现，包括指令的取指、译码、执行等基本功能，并着重描述了如何通过划分存储域和存储块的方式模拟真实存储器的读写访问实现。 另外，需要特别指出的是，针对仿真器中普遍存在的调试难问题，本文从一线程序开发人员的角度，在调试模块的设计中除了断点设置、程序暂停、恢复等基本功能外，还添加了各类监视设备和程序跟踪的功能，以期能提高本仿真器的实用性。 在文章的结尾，提出了仿真器的验证方案，并按照该方案对仿真器进行了功能和性能上的验证，最后对进一步的工作进行了展望。
上传时间： 2013-08-02
上传用户：宋桃子
