有关多采样率转换问题，本文介绍了多采样率转换的MATLAB实现以及基础理论。
上传时间： 2014-01-15
上传用户：gtzj
本文介绍了在数字下变频(DDC) 中的抽取滤波器系统设计方法和具体实现方案。采用CIC 滤波器、HB 滤波器、FIR 滤波器三级级联的方式来降低采样率。通过实际验证,证明了设计的可行性
上传时间： 2013-12-25
上传用户：小宝爱考拉
％BPSK载波调制信号的生成及其频谱分析 ％输入：数据率/仿真时间/中频载波频率/系统采样率 ％输出：BPSK信号的时域波形及其频谱
上传时间： 2013-12-27
上传用户：WMC_geophy
音频采样率转换相关，主要是软件转换的方法和代码
上传时间： 2013-12-21
上传用户：xuan‘nian
数字化伪随机码的程序,设置采样率,将产生的伪随机码数字化
上传时间： 2017-04-24
上传用户：stampede
用VHDL语言设计基于FPGA器件的高采样率FIR滤波器,基于VHDL与CPLD器件的FIR数字滤波器的设计
上传时间： 2017-08-05
上传用户：hwl453472107
该文档为用FPGA实现音频采样率的转换简介资料，讲解的还不错，感兴趣的可以下载看看…………………………
上传时间： 2021-10-20
上传用户：得之我幸78
该文档为一种用于软件无线电中的有效的采样率转换算法总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
上传时间： 2022-05-07
上传用户：bluedrops
基于过采样和∑-△噪声整形技术的DAC能够可靠地把数字信号转换为高精度的模拟信号(大于等于16位)。采用这一架构进行数模转换具有诸多优点，例如极低的失配噪声和更高的可靠性，便于实现嵌入式集成等，最重要的是可以得到其他DAC结构所无法达到的精度和动态范围。在高精度测量，音频转换，汽车电子等领域有着广泛的应用价值。 本文采用∑-△结构以FPGA方式实现了一个具有高精度的数模转换器，在24比特的输入信号下，达到了约150dB的信噪比。作为一个灵活的音频DAC实现方案。该DAC可以对CD/DVD/HDCD/SACD等多种制式下的音频信号进行处理，接受并转换采样率为32/44.1/48/88.2/96/192kHz，字长为16/18/20/24比特的PCM数据，具备良好的兼容性和通用性。 由于非线性和不稳定性的存在，高阶∑-△调制器的设计与实现存在较大的难度。本文综合大量文献中的经验原则和方法，阐述了稳定的高阶高精度调制器的设计流程；并据此设计了达到24bit精度和满量程输入范围的的5阶128倍调制器。本文创新性地提出了∑-△调制器的一种高效率流水线实现结构。分析表明，与其他常见的∑-△调制器实现结构相比，本方案具有结构简单、运算单元少等优点；此外在同样信号采样率下，调制器所需的时钟频率大大降低。 文中的过采样滤波模块采用三级半带滤波器和一个可变CIC滤波器级联组成，可以达到最高128倍的过采样比，同时具有良好的通带和阻带特性。在半带滤波器的设计中采用了CSD编码，使结构得到了充分的简化。 本文提出的过采样DAC方案具有可重配置结构，让使用者能够方便地控制过采样比和调制器阶数。通过积分梳状滤波器的配置，能够获得32/64/128倍的不同过采样比，从而实现对于32～192kHz多种采样率输入的处理。在不同输入字长情况下，通过调制器的重构，则可以将调制器由高精度的5阶模式改变为功耗更低的3阶模式，满足不同分辨率信号输入时的不同精度要求。这是本文的另一创新之处。 目前，该过采样DAC已经在XilinxVirtexⅡ系列FPGA器件下得到硬件实现和验证。测试表明，对于从32kHz到192kHz的不同输入信号，该DAC模块输出1比特码流的带内信噪比均能满足24比特数据转换应用的分辨率要求。
上传时间： 2013-07-08
上传用户：从此走出阴霾
实验内容 信号与系统试验报告 自己的作业 1.设有两个信号： 要求x(t)和h(t)采样形成离散序列， 参数选择如下： 采样率Δ=4ms， 频率f=30Hz， a=2f2ln(M), M=2.5 在MATLAB下实现连续信号离散化， 并绘制出离散形式的信号波形。
上传时间： 2014-11-05
上传用户：xauthu
