虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

代码设计

  • Verilog RTL代码新手上路教程

    通过学习本教程提供的各种RTL小型电路模块的代码并且观察电路的RTL结构和波形仿真的时序,可以快速的了解如何设计基本的电路组件

    标签: Verilog RTL 代码 教程

    上传时间: 2014-01-24

    上传用户:13188549192

  • 基于Xilinx FPGA的HDUSec-网络行为分析监控系统的设计与实现(含源代码)

      系统实现计划:   1、首先是熟悉NetFPGA平台,并进行平台搭建,NetFPGA通过计算机的PCI接口与上位机进行数据交互和系统设置等工作;   2、根据NetFPGA的路由器功能对其进行硬件代码的编写和改进;   3、接下来是使用C语言编写网络行为记录器;   4、设计管理系统、Web服务器、数据库。

    标签: Xilinx HDUSec FPGA 网络

    上传时间: 2013-10-11

    上传用户:2404

  • 周立功:SOPC嵌入式系统实验教程(一)部分章节及实验代码

      SOPC嵌入式系统实验教程(一)【作者:周立功;出版社:北京航空航天大学出版社】(因网上资料有限,所以本资料为周立功 SOPC嵌入式系统实验教程(一)部分章节及实验代码,真心想学的可以买一本书看看。)   该书是与《SOPC嵌入式系统基础教程》相配套的实验教材。设计开发了 45个实验,包括SOPC硬件系统的基础实验,基于Nios II外设的基础编程实验,基于实验箱外设的Nios II高级编程实验,在Nios II系统中进行基于μ C/OS-II操作系统的应用程序开发实验和SOPC硬件系统的高级实验。各种实验的安排由浅人深,由硬件到软件,相对完整,使读者很容易学习和掌握SO PC嵌入式系统的开发应用。

    标签: SOPC 嵌入式系统 实验教程

    上传时间: 2013-11-01

    上传用户:superman111

  • 使用LabVIEW FPGA模块设计IP核

    对于利用LabVIEW FPGA实现RIO目标平台上的定制硬件的工程师与开发人员,他们可以很容易地利用所推荐的组件设计构建适合其应用的、可复用且可扩展的代码模块。基于已经验证的设计进行代码模块开发,将使现有IP在未来应用中得到更好的复用,也可以使在不同开发人员和内部组织之间进行共享和交换的代码更好服用

    标签: LabVIEW FPGA IP核 模块设计

    上传时间: 2013-10-14

    上传用户:xiaodu1124

  • 基于FPGA的交通灯设计

    基于FPGA的交通灯设计 里面有全部代码和详细步骤简洁易懂

    标签: FPGA 交通灯

    上传时间: 2013-12-30

    上传用户:31633073

  • FIFO设计

    FIFO设计,有代码,可以自己照着操作下哈

    标签: FIFO

    上传时间: 2013-10-31

    上传用户:qq21508895

  • 简单分频时序逻辑分频电路设计

    简单分频时序逻辑电路设计分频电路,有图,有代码

    标签: 分频 时序逻辑 电路设计

    上传时间: 2014-01-21

    上传用户:924484786

  • Xilinx FPGA设计实例介绍

      电子发烧友网:针对目前电子发烧友网举办的“玩转FPGA:iPad2,赛灵思开发板等你拿”,小编在电话回访过程中留意到有很多参赛选手对Xilinx 公司的FPGA及其设计流程不是很熟悉,所以特意在此整理了一些相关知识,希望对大家有所帮助。当然也希望Xilinx  FPGA爱好者能跟我们一起来探讨学习!   本文主要帮助大家熟悉利用ISE进行Xilinx 公司FPGA 代码开发的基本流程。主要是帮助初学者了解和初步掌握 ISE 的使用,不需要 FPGA 的开发基础,所以对每个步骤并不进行深入的讨论。 图 实例显示成果图

    标签: Xilinx FPGA 设计实例

    上传时间: 2013-10-16

    上传用户:脚趾头

  • 基于Xilinx+FPGA的OFDM通信系统基带设计-程序

    《基于Xilinx FPGA的OFDM通信系统基带设计》附带的代码

    标签: Xilinx FPGA OFDM 通信系统

    上传时间: 2013-12-21

    上传用户:王庆才

  • HDL的可综合设计简介

    本文简单探讨了verilog HDL设计中的可综合性问题,适合HDL初学者阅读     用组合逻辑实现的电路和用时序逻辑实现的   电路要分配到不同的进程中。   不要使用枚举类型的属性。   Integer应加范围限制。    通常的可综合代码应该是同步设计。   避免门级描述,除非在关键路径中。

    标签: HDL 综合设计

    上传时间: 2013-11-18

    上传用户:swaylong