用FPGA实现大型设计时
用FPGA实现大型设计时,可能需要FPGA具有以多个时钟运行的多重数据通路,这种多时钟FPGA设计必须特别小心,需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟,以及如何进行布线...
用FPGA实现大型设计时,可能需要FPGA具有以多个时钟运行的多重数据通路,这种多时钟FPGA设计必须特别小心,需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟,以及如何进行布线...
arm9_fpga2_verilog是一个可以综合的用verilog写的arm9的ip软核,对学习arm和FPGA开发有帮助。...
用VHDl设计UART的文章,使用QuartusII平台...
单片机用总线方式与CPLD系统进行通信。...
我做毕业设计用的单片机仿真教程,希望对各位有用...