数字系统设计实例.pdf,VHDL语言实现，7.1 半整数分频器的设计7.2 音乐发生器7.3 2FSK/2PSK信号产生器7.4 实用多功能电子表7.5 交通灯控制器 7.6 数字频率计.值得一看。
上传时间： 2015-08-31
上传用户：lhw888
三八译码器的源代码，在quartus II 6.0中进行进行设计的，有vhdl源代码
上传时间： 2015-09-05
上传用户：181992417
密码锁的VHDL实现，分为几个部分。包括除颤抖电路，译码器，等
上传时间： 2014-12-20
上传用户：标点符号
VHDL的49个例子，例子丰富，有计数器、状态机、寄存器、汉明纠错码编码器、游戏程序
标签： VHDL
上传时间： 2013-12-18
上传用户：lizhen9880
移位寄存器，用VHDL语言编码，可能对你用处不是很大，但做为参考还是很大用处的
标签： 移位寄存器
上传时间： 2014-12-01
上传用户：liuchee
分频器，用VHDL语言编码，可能对你用处不是很大，但做为参考还是很大用处的
标签： 分频器
上传时间： 2013-12-21
上传用户：redmoons
本秒表计时器用于体育竞赛及各种要求有较精确时的各领域。此计时器是用一块专用的芯片，用VHDL语言描述的。它除开关、时钟和显示功能以外，它还包括1/100s计时器所有的控制和定时功能，其体积小，携带方便。
上传时间： 2013-12-23
上传用户：zsjzc
100个经典vhdl编程实例， 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器......
上传时间： 2014-01-20
上传用户：agent
---实现的部分VHDL 程序如下。 --- elsif clk1x event and clk1x = 1 then ---if std_logic_vector(length_no) >= “0001” and std_logic_vector(length_no) <= “1001” then -----数据帧数据由接收串行数据端移位入接收移位寄存器---rsr(0) <= rxda --- rsr(7 downto 1) <= rsr(6 downto 0) --- parity <= parity xor rsr(7) --- elsif std_logic_vector(length_no) = “1010” then --- rbr <= rsr --接收移位寄存器数据进入接收缓冲器--- ...... --- end if
标签： clk1x std_logic_vector length_no elsif
上传时间： 2015-10-28
上传用户：cainaifa
我自己写的vhdl程序，内有画图器，ram 和控制ram。还有test bentch。
上传时间： 2014-01-23
上传用户：黑漆漆
