📚 交织器 vhdl技术资料

📦 资源总数：20679

💻 源代码：57862

🔌 电路图：2

交织器VHDL设计是数字通信系统中不可或缺的关键技术，通过将数据流重新排列以增强抗干扰能力。本页面汇集了20679个精选资源，涵盖从基础到高级的VHDL编程实例与教程，适用于FPGA开发、信号处理及无线通信等多个领域。无论您是初学者还是经验丰富的工程师，这里都有助于提升您的技能，优化项目性能。立即探索，获取高质量的设计模板和实战案例！

🔥 交织器 vhdl热门资料

查看全部20679个资源 »

利用VHDL语言编写的一个16分频器

利用VHDL语言编写的一个16分频器，另外可以在程序中修改为任意2N的分频器...

📅 2014-01-18 👤 erkuizhang

VHDL 语言编写分频器

VHDL中IP核之参数化加减法器中文使用介绍

VHDL中IP核之参数化加减法器中文使用介绍...

📅 2014-01-15 👤 cursor

VHDL IP核参数减法器

vhdl语言写的基数分频器

vhdl语言写的基数分频器，多平台，通过MODESIM仿真...

📅 2015-07-20 👤 541657925

vhdl 语言分频器

基于VHDL语言描述的一个分频器

基于VHDL语言描述的一个分频器，根据端口值，可作为四分频，八分频等分频器使用。...

📅 2013-12-31 👤 集美慧

VHDL 语言分频器

这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,

这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟....

📅 2015-07-23 👤 李梦晗

CPLD VHDL BCD 开发板