异步通信起始位正确检测的VHDL实现,图式基本格式,详解设计过程。
标签: VHDL 异步通信 正 检测
上传时间: 2013-06-06
上传用户:moerwang
异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷(GRAY)变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点,使得整个系统可靠性高和抗干扰能力强,系统可以工作在读写时钟频率漂移达到正负300PPM的恶劣环境。并且由于采用了模块化结构,使得系统具有良好的可扩充性。
标签: FIFO GRAY RAM 适配
上传时间: 2013-08-08
上传用户:13817753084
异步通信串行口设计实例,很实用。比较经典。
标签: FPGA-UART 异步通信 串行口 设计实例
上传时间: 2013-08-20
上传用户:gundamwzc
FPGA异步时钟设计中的同步策略,需要
标签: FPGA 异步时钟 策略
上传时间: 2013-08-23
上传用户:540750247
基于FPGA 实现异步串口可以值得参考。
标签: FPGA 异步串口
上传时间: 2013-08-24
上传用户:brain kung
CPLD在交流电机控制系统中的测速应用,里面有一段程序,希望有帮助
标签: CPLD 交流电机 控制系统 测速
上传时间: 2013-08-28
上传用户:270189020
同步复位和异步复位,FPGA设计
标签: FPGA 同步复位 异步复位
上传时间: 2013-09-05
上传用户:swaylong
cpld的入门交流:CPLD的跑馬燈一个简易型cpld试验电路用VHDL语言遍的
标签: cpld CPLD VHDL 交流
上传时间: 2013-09-06
上传用户:blacklee
多时钟域的异步信号的参考解决
标签: 多时钟域 异步信号
上传时间: 2013-11-06
上传用户:极客
带有异步复位端的D触发器#2
标签: 异步复位 D触发器
上传时间: 2014-12-23
上传用户:caiqinlin