搜索结果
找到约 11,938 项符合
二进制进位 的查询结果
按分类筛选
并行计算 多进位二进制转8421BCD
多进位二进制转8421BCD，具体实现是根据设计文档中的内容设计的
单片机开发 六十进制计数器.电子万年历是计数器的应用之一.年由月的十二进制计数器进位+1得到.月是日的三十进制计数器进位+1得到.日是小时的二十四进制计数器进位+1得到.小时是分的六十进制计数器进位+1得到.分是
六十进制计数器.电子万年历是计数器的应用之一.年由月的十二进制计数器进位+1得到.月是日的三十进制计数器进位+1得到.日是小时的二十四进制计数器进位+1得到.小时是分的六十进制计数器进位+1得到.分是秒的六十进制计数器进位+1得到.本程序基于VHDL.其开发环境是MAXPLUS2 ...
并行计算 本程序完成带进位输入输出的四位二进制加法运算
本程序完成带进位输入输出的四位二进制加法运算，编程思想采用真值表转换成布尔方程式，利用循环语句将一位全加器编为四位加法器。
系统设计方案 加法器是实现两个二进制数相加运算的 基本单元电路。8 位加法器就是实现两个8 位 二进制相加,同时加上低位进位的运算电路。
加法器是实现两个二进制数相加运算的
基本单元电路。8 位加法器就是实现两个8 位
二进制相加,同时加上低位进位的运算电路。
模拟电子 基于选择进位32位加法器的硬件电路实现
为了缩短加法电路运行时间，提高FPGA运行效率，利用选择进位算法和差额分组算法用硬件电路实现32位加法器，差额分组中的加法单元是利用一种改进的超前进位算法实现，选择进位算法可使不同的分组单元并行运算，利用低位的运算结果选择高位的进位为1或者进位为零的运算结果，节省了进位选择等待的时间，最后利用XILINX进行时 ...
传感与控制 超前进位加法器的设计
超前进位加法器的设计
VHDL/FPGA/Verilog VHDL实现的超前进位加法器
VHDL实现的超前进位加法器
数学计算 超长整数运算相关——《进位制的高阶扩展》
超长整数运算相关——《进位制的高阶扩展》
汇编语言 二进制计算器,位运算,计算器--用户界面设计,汇编语言学习工具
二进制计算器,位运算,计算器--用户界面设计,汇编语言学习工具
VHDL/FPGA/Verilog 11,13,16位超前进位加法器的Verilog HDL源代码。
11,13,16位超前进位加法器的Verilog HDL源代码。