KX_DVP3F型FPGA应用板/开发板(全套)包括:  CycloneII系列FPGA EP2C8Q208C8 40万们
KX_DVP3F型FPGA应用板/开发板(全套)包括:  CycloneII系列FPGA EP2C8Q208C8 40万们,含20M-270MHz锁相环2个。 ɧ...
KX_DVP3F型FPGA应用板/开发板(全套)包括:  CycloneII系列FPGA EP2C8Q208C8 40万们,含20M-270MHz锁相环2个。 ɧ...
本例载波频率为20KHz,或载波周期为50μs。DSP晶振10MHz,内部4倍频,时钟频率为40MHz,计数周期为25ns。假设调制波频率由外部输入(1~50Hz),并转换成合适的格式(本例为Q4格式...
采样法生成三相SPWM波的开环调速控制程序载波频率为20KHz,或载波周期为50μs。DSP晶振10MHz,内部4倍频,时钟频率为40MHz,计数周期为25ns。假设调制波频率由外部输入(1~50Hz...
2007年全国大学生电子设计大赛,A题音频信号分析仪的全部源程序。 单片机为c8051f120,系统时钟倍频至96MHZ。 main.c是一个包含五级菜单的主函数。 FFT.C是进行fft变换,...
用TI的DSP2812来读写FLASH的C 程序,外围时钟为30Mhz ,经DSP5倍频后为150Mhz , 实现对flash 更快的读写, 代码已经调试通过。...
用单片机控制锁相环,倍频数由外设键盘输入,输了频率范围0.1KHZ到80KHZ...
次代码利用verilog HDL来描述的,可以实现2倍频功能,只是频率有一点误差。...
MSP430OSC部分,OSC也是430的一大特色,很有用,通过倍频,可以采用低速晶振得到高速...
1 系统功能 本系统拟定对频率范围在1~50 kHz左右的TTL电平脉冲序列进行多路延迟处理。各路延迟时间分别由单片机动态设定,最大延迟时间为1 ms,最大分辨率为0.15...
第一章、ALTERA QUATUSII 5.0 使用介绍...................................... 3 1. 概述.............................