用verlog语言编的一些基础实验,适合于FPGA/CPLD的初学者。内容包括8位优先编码器,乘法器,除法器,多路选择器,二进制转BCD码,加法器,减法器等等。
标签: verlog FPGA CPLD 8位
上传时间: 2013-12-29
上传用户:siguazgb
CPU设计,加法器,乘法器,除法器等,有原理讲解等。挺不错的资料
标签: CPU
上传时间: 2014-01-21
上传用户:shus521
高频小信号放大器,采用1496模拟乘法器,分为调制解调模块
标签: 高频小信号 放大器
上传时间: 2016-02-17
上传用户:linlin
现在,常用的模拟乘法器基本上都已实现集成化。而且集成模拟乘法器是一种重要的非线性器件,广泛应用于频率变换、信号处理电路中,构成调制、解调或其它电路。随着集成技术的发展和应用的日益广泛,它已成为继集成运算放大器后最通用的模拟集成电路之一。下面简单介绍一下模拟乘法器
标签:
上传时间: 2016-02-23
上传用户:kbnswdifs
RS(255,239)编码的乘法器系数计算,用VC++实现
标签: 255
上传时间: 2016-04-04
上传用户:dreamboy36
在gf(2^13)中,固定因子乘法器(基于自然基,0-128)
标签: gf 13
上传时间: 2016-05-24
上传用户:ynsnjs
msp各个模块源码 如定时器,COM,硬件乘法器比较器USART,ADC.
标签: msp 模块 定时器 源码
上传时间: 2016-06-16
上传用户:txfyddz
两条5级的并行流水线,乘法器还有一个简单的中断系统(带一个中断管理的‘操作系统’吧),再加上一个编译器。 主要是说明一下CPU的设计方法,还有一些简单的模块例如加法器,乘法器
标签: 并行 流水线
上传时间: 2014-01-05
上传用户:a673761058
常用经典典型电路,如全加器,乘法器,如何减小资源
标签: 典型 电路
上传时间: 2013-11-27
上传用户:lijinchuan
8位risc cpu的编写,使用quartus软件对其进行写入,里面内置乘法器、除法器等模块
标签: risc cpu 8位 编写
上传时间: 2016-08-13
上传用户:cc1915