乘法器
共 490 篇文章
乘法器 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 490 篇文章，持续更新中。
FPGA论文1-32
基于FPGA的数字乘法器性能比较。。。。。。。。。。。。
CPLD 基础实验代码
包括 8位优先编码器，乘法器，除法器，多路选择器，二进制转BCD码，加法器，减法器，简单状态机，四位比较器。等实验代码
锁相环
科斯塔斯环，用于跟踪信号，源码中缺少乘法器，可以自己添加
vhdl 九九乘法器
用vhdl语言设计九九乘法表，适用于quartus软件环境中运行
AT89S2051中文资料
与MCS51 产品兼容的8 位单片机
• 增强的8051 结构
– 单周期指令
– 时钟频率达到20MIPS 运行速率
– 全静态操作频率：0Hz 到20MHz
– 片内双周期硬件乘法器
– 128 x 8 内部l RAM
– 4 级中断优先
• 非易失性程序存储
– 2K 字节系统内部程序 (ISP) Flash
verilog乘法器
本文档是基于verilog的使用CAM方法编写的乘法器 源代码
相频特性测试仪设计报告
本作品以MSP430单片机为核心，利用单片机的DA模拟DDS原理产生正弦信号，经低通滤波和隔直电路后得到平滑的正弦波；然后利用模拟乘法器对两路正弦信号进行调制，经过低通滤波后得到相位差的余弦；同时，对两路正弦信号进行全波整流和低通滤波后得到均值，最后通过单片机的AD采集，经过计算后求出相位差。
H．264／AVC运动补偿的高效插值结构设计
·摘 要:为了减少视频编解码标准H．264／AVC中运动补偿模块插值结构的硬件复杂度，提出了一种高效插值结构，包括“串行输入并行输出”亮度插值结构和只需要2个乘法器和1个加法器的色度插值结构．该插值结构采用串行输入的维纳滤波器来产生水平半像素点中间值；通过分析1／4像素插值的数据相关性来选取整像素点，优化1／4像素的滤波算法；通过分析插值窗口的重叠情况，采用垂直优先插值顺序；并且根据插值的分数像素
嵌入式超长指令语音压缩处理器的VLSI实现
· 摘要： 介绍了一款语音压缩专用处理器的设计思路,使用嵌入式FLASH超长指令字系统有效的提高了芯片的处理能力,同时将增强型算术逻辑单元、乘法器、乘累加器结合在一起,在改进的哈佛体系结构上实现了微控制器与DSP的单核设计.使用存储器操作指示寄存器、分层寄存器组,能够简化子程序调用方式.该微处理器采用0.25μmCMOS工艺实现,芯片面积为25mm2.仿真结果表明,在20MH
FIR8阶低通滤波器
模块化是FIR代码的一个比较突出的特点。在f.i.r中 是写出基本模块，最后在顶层上进行连接：4位加法器连接成16位加法器；16位加法器，乘法器（或叫移位器），d触发器连接成一个module；4个module连接成最后的f.i.r。每写完一个模块后可以对这个模块单独进行仿真，保证每个模块的正确性，避免合并后出问题不好查错。
16位乘法器VerilogHDL源代码
16位乘法器VerilogHDL源代码，适合于初学者
实时数字信号处理与DSP芯片
DSP ： Digital Signal Processing
DSPs: Digital Signal processors
内部采用程序和数据分开的哈佛结构；
具有专门的硬件乘法器；
广泛采用流水线操作；
提供特殊的DSP 指令；
适用于快速实现各种数字信号处理算法。
ATMEGA32中文资料
产品特性
• 高性能、低功耗的 8 位AVR® 微处理器
• 先进的RISC 结构
– 131 条指令 – 大多数指令执行时间为单个时钟周期
– 32个8 位通用工作寄存器
– 全静态工作
– 工作于16 MHz 时性能高达16 MIPS
– 只需两个时钟周期的硬件乘法器
• 非易失性程序和数据存储器
– 32K 字节的系统内可编程Flash
擦写寿命: 10,000 次
–
基于FPGA的乘法器实现结构分析与仿真
· 摘要： 现场可编程门阵列(FPGA)的快速发展为数字信号处理(DSP)系统设计提供了一种新的解决方案,而乘法运算是DSP领域内的一种基本运算,应用极为广泛,对乘法运算基于FPGA的实现结构进行研究具有重要意义.本文分析乘法运算的特点,给出了几种适应FPGA实现的乘法器结构.并在Xilinx公司的ISE 4.1i软件环境下,采用VHDL和VIRELOG硬件描述语言进行了设计
基于TMS320C5510的FIR滤波器设计与实现
· 摘要： 数字滤波技术是数字信号处理的重要组成部分,滤波器的设计是信号处理的核心问题之一.DSP由于其本身具有并行的硬件乘法器、流水结构以及快速的片内存储器等资源,已广泛地应用于数字信号处理各个领域.文章结合TM320C5510的结构特点,介绍了一种FIR滤波器在TM320C5510中的实现方法.文中程序已经过硬件验证,仿真结果表明该设计符合要求.
单片DSP处理器功能系统的SOPC技术设计
· 摘要： 结合Altera公司推出的Nios Ⅱ嵌入式软核处理器,提出一种具有常规DSP处理器功能的Nios Ⅱ系统SOPC解决方案;利用Nios Ⅱ可自定义指令的特点,通过Matlab和DSP Builder或直接用VHDL设计并生成复数乘法器、整数乘法器和浮点乘法器等硬件模块,将它们定制为相应的指令,从而将软件的灵活性和硬件的高速性结合起来,较好地解决了传统DSP处理器
单片机控制的汽车车速表校验系统
介绍了一种以89C51单片机为核心的微机校验系统.通过使用系数乘法器,使车速表校验信号在10Hz～999.9Hz范围内,按0.1Hz分辨率变化.并通过CPU和刷新地址电路共享存储器的方法,对系统输出的校验信号的波形进行编程.该系统具有精度较高,输出波形可任意设置,通用性好,抗干扰能力强等特点.``
DSP专用高速乘法器的设计
·DSP专用高速乘法器的设计
单片机控制的PWM变频调速系统
本系统主要由变频器主回路、驱动电路、检测及光电隔离电路、Inte18098单片机、HEF4752大规模集成电路、Inte18255可编程接口芯片、Inte18279通用键盘/显示器、Inte12764EPROM、CD4527比例乘法器等组成,实现可编程调压调频(VVVF)的正弦波脉冲宽度调制(SPWM)波形.系统的硬件结构如图1所示.
基于TMS320C_5416的数采系统FIR滤波器算法研究与实现
· 摘要： 数字滤波器是语音、图象处理、模式识别以及谱分析中的基本运算的处理运算.DSP由于其本身具有并行的硬件乘法器、流水结构以及快速的片内存储器等资源,其技术已广泛地应用于噪声及振动的各个领域.本文研究DSP中有限冲击响应(FIR)滤波器的原理并结合基于TM320C5416开发的采集板,介绍FIR滤波器设计及DSP中FIR滤波器的实现方法.并给出了基于TM320C5416