📚 乘法器设计技术资料

veilog实现的状态机乘法器.可以参考

veilog实现的状态机乘法器.可以参考...

📅 2013-12-31

该源码实现了一个8*8位的乘法器

该源码实现了一个8*8位的乘法器，在实现的过程中用到了宏单元...

📅 2013-12-28

布斯乘法器的VHDL程序,下載後直接解壓縮複製貼上到你的EDATOOL就可以.

布斯乘法器的VHDL程序,下載後直接解壓縮複製貼上到你的EDATOOL就可以....

📅 2015-05-20

本系统基于直接数字频率合成技术；以凌阳SPCE061A单片机为控制核心；采用宽带运放AD811和AGC技术使得50Ω负载上峰值达到6V±1V；由模拟乘法器AD835产生调幅信号；由数控电位器程控调制度

本系统基于直接数字频率合成技术；以凌阳SPCE061A单片机为控制核心；采用宽带运放AD811和AGC技术使得50Ω负载上峰值达到6V±1V；由模拟乘法器AD835产生调幅信号；由数控电位器程控调制度...

📅 2015-06-03

12乘12的乘法器 采用adhl语言编写

12乘12的乘法器 采用adhl语言编写...

📅 2014-01-11

用walsh算法实现的符号数乘法器,asic流片时,可以不用公司的付费乘法器的ip core.

用walsh算法实现的符号数乘法器,asic流片时,可以不用公司的付费乘法器的ip core....

📅 2015-06-22

移位相加硬件乘法器,基于FPGA的VHDL语言编写的,含有全部文件

移位相加硬件乘法器,基于FPGA的VHDL语言编写的,含有全部文件...

📅 2015-07-01

８＊８的乘法器verilog源代码,经过编译仿真的

８＊８的乘法器verilog源代码,经过编译仿真的，绝对真确，对初学者很有帮助...

📅 2014-01-14

一个用VerilogHDL语言编写的8X8的乘法器

一个用VerilogHDL语言编写的8X8的乘法器...

📅 2015-07-22

这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,

这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,...

📅 2015-07-23