特点(FEATURES) 精确度0.1%满刻度 (Accuracy 0.1%F.S.) 可作各式数学演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A| (Math functioA+B/A-B/AxB/A/B/A&B(Hi&Lo)/|A|/etc.....) 16 BIT 类比输出功能(16 bit DAC isolating analog output function) 输入/输出1/输出2绝缘耐压2仟伏特/1分钟(Dielectric strength 2KVac/1min. (input/output1/output2/power)) 宽范围交直流两用电源设计(Wide input range for auxiliary power) 尺寸小,稳定性高(Dimension small and High stability)
上传时间： 2013-11-24
上传用户：541657925
摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。
上传时间： 2013-11-06
上传用户：smallfish
摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。
上传时间： 2013-10-13
上传用户：lml1234lml
本文以制作一个《论坛》为例，简单地介绍了delphi 2005 的B/S程序设计方法。数据库：SQL 2000，编程：delphi 2005 ARCHITECT
标签： 论坛
上传时间： 2013-12-10
上传用户：皇族传媒
源代码\用动态规划算法计算序列关系个数 用关系"<"和"="将3个数a，b，c依次序排列时，有13种不同的序列关系： a=b=c,a=b<c,a<b=v,a<b<c,a<c<b a=c<b,b<a=c,b<a<c,b<c<a,b=c<a c<a=b,c<a<b,c<b<a 若要将n个数依序列，设计一个动态规划算法，计算出有多少种不同的序列关系， 要求算法只占用O(n),只耗时O(n*n).
上传时间： 2013-12-26
上传用户：siguazgb
四位加法器，用OrCAD完成，可用于八位乃至十六位加法器的设计原型
标签： 加法器
上传时间： 2015-09-07
上传用户：jcljkh
绿叶OA王网络办公系统体验中心服务器已开通，欢迎访问！ www.oa169.com/index.asp (江西电信) 绿叶OA网络办公系统基于Web平台，B/S架构设计，无论您身处世界任何地方，只要可以访问Internet（也可内外网同步访问），本地无需安装软件，将应用服务集中于统一的应用服务器中，就可以完成公司的日常业务，真正步入分散经营、集中控制的商务管理模式。
上传时间： 2016-11-10
上传用户：15736969615
linux下，基于S3C2410开发板的家庭视频监控系统，基于OV511芯片摄像头，实现了软件方式的RGB图像编码，包括驱动，动态连接库，核心代码。采用B/S结构设计，
标签： linux
上传时间： 2013-12-27
上传用户：sclyutian
题目：一位加法器的设计 试实现一个十进制的1位数加法器，其中十进制数编码为8421码。十进制数加法可首先转换为二进制加法来执行。然后，若得到的和大于9，则产生一个进位值，并在得到的和值上加6(这是用来补足未使用的六种输入组合)。 要求：（1）利用基本逻辑门电路和编码器，译码器及计数器完成电路； （2）用LED管显示。
标签： 加法器
上传时间： 2017-05-09
上传用户：明天明天明天
1.1 数字信号处理技术概述 1.2 FPGA技术 1.2.1 按颗粒度分类 1.2.2 按技术分类 1.2.3 FPL的基准 1.3 DSP的技术要求 1.4 设计实现 1.4.1 FPGA的结构 1.4.2 Altera EP4CE115F29C7 1.4.3 案例研究：频率合成器 1.4.4 用知识产权内核进行设计 1.5 练习第2章 计算机算法 2.1 计算机算法概述 2.2 数字表示法 2.2.1 定点数 2.2.2 非传统定点数 2.2.3 浮点数 2.3 二进制加法器 2.3.1 流水线加法器 2.3.2 模加法器 2.4 二进制乘法器 2.5 二进制除法器 2.5.1 线性收敛的除法算法 2.5.2 快速除法器的设计 2.5.3 阵列除法器 2.6 定点算法的实现 2.7 浮点算法的实现 2.7.1 定点数到浮点数的格式转换 2.7.2 浮点数到定点数的格式转换 2.7.3 浮点数乘法 2.7.4 浮点数加法 2.7.5 浮点数除法 2.7.6 浮点数倒数 2.7.7 浮点操作集成 2.7.8 浮点数合成结果 2.8 MAC与SOP 2.8.1 分布式算法基础 2.8.2 有符号的DA系统 2.8.3 改进的DA解决方案 2.9 利用CORDIC计算特殊函数 2.10 用MAC调用计算特殊函数 2.10.1 切比雪夫逼近 2.10.2 三角函数的逼近 2.10.3 指数函数和对数函数的逼近 2.10.4 平方根函数的逼近 2.11 快速幅度逼近 练习第3章 FIR数字滤波器 3.1 数字滤波器概述 3.2 FIR理论 3.2.1 具有转置结构的FIR滤波器 3.2.2 FIR滤波器的对称性……第4章 IIR数字滤波器第5章 多级信号处理第6章 傅立叶变换第7章 通信系统第8章 自适应系统第9章 微处理器设计**0章 图像和视频处理
上传时间： 2022-06-11
上传用户：
