主机库
共 9 篇文章
主机库 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 9 篇文章，持续更新中。
带有增益提高技术的高速CMOS运算放大器设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">设计了一种用于高速ADC中的高速高增益的全差分CMOS运算放大器。主运放采用带开关电容共模反馈的折叠式共源共栅结构，利用增益提高和三支路电流基准技术实现一个可用于12~14 bit精度，100 MS/s采样频率的高速流
运算放大器增益稳定性第3部分-AC增益误差分析
<div>
本小节将回顾运算放大器增益带宽乘积 (GBWP) 即 G×BW 概念。在计算 AC闭环增益以前需要 GBWP 这一参数。首先，我们需要 GBWP（有时也称作GBP），用于计算运算放大器闭环截止频率。另外，我们在计算运算放大器开环响应的主极点频率 f0 时也需要 GBWP。在 f0 以下频率，第 2 部分的 DC 增益误差计算方法有效，因为运算放大器的开环增益为恒定；该增益
低功耗高速跟随器的设计
提出了一种应用于CSTN-LCD系统中低功耗、高转换速率的跟随器的实现方案。基于GSMC±9V的0.18 μm CMOS高压工艺SPICE模型的仿真结果表明，在典型的转角下，打开2个辅助模块时，静态功耗约为35 μA；关掉辅助模块时，主放大器的静态功耗为24 μA。有外接1 μF的大电容时，屏幕上的充放电时间为10 μs；没有外接1μF的大电容时，屏幕上的充放电时间为13μs。验证表明，该跟随器能
TE01模介质谐振腔体滤波器的设计
<div>
本文以介质谐振器为起始，研究了介质谐振腔体滤波器的设计。文章首先介绍了介质谐振器基本的工作原理，围绕模式分离与Q值提高研究了实际介质腔体滤波器中常用的工作在TE01模的介质谐振器的基本特性，并在此基础上提出了一种新的介质谐振器结构，进一步提高介质谐振器模式分离度的同时，也提高了主模的品质因数。
三菱PLC编程软件 中文版下载
三菱PLC编程软件（中文）. 三菱FX系列PLC解密软件 V3.1里面包含了三菱PLC编程软件（中文）教程，安装方法<br />
<br />
三菱PLC编程软件 GX-developer 安装详细说明<br />
请将软件安装压缩包解压到D盘根目录或者C盘根目录进行安装，太深的目录容易出错<br />
在安装程序之前，最好先把其他应用程序关闭，比如杀毒软件，防火墙，IE，办公软件
<p>
1，
使用负输入电压的单电源全差动放大器驱动ADC
<div>
单端双极输入信号的推荐电路如图 1 所示。Vs+ 是放大器的电源；负电源输入接地。VIN 为输入信号源，其表现为一个在接地电位（±0 V）附近摆动的接地参考信号，从而形成一个双极信号。RG 和 RF 为放大器的主增益设置电阻。VOUT+和 VOUT- 为 ADC 的差动输出信号。它们的相位差为 180o，并且电平转换为VOCM。<br />
<br />
<img
主成分分析的图像压缩与重构
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">针对图像占用空间大，特征表示时维数较高等的缺点，系统介绍了主成分分析（PCA）的基本原理。提出了利用PCA进行图像数据压缩与重建的基本模型。实验结果表明，利用PCA能有效的减少数据的维数，进行特征提取，实现图像压缩，同
ADV7511 HDCP 1.1使能_禁用选项
<div>
ADV7511 HDMI®发送器支持HDCP 1.1特性；然而，业界对如何正确实现HDCP 1.1的某些特性，特别是增强链路验证(Pj校验)，存在一些误解。由于对实现方法存在不同的解释，ADI公司给ADV7511增加了一个HDCP 1.1特性禁用选项。版本ID(主寄存器映射的寄存器0x00) 为0x14的ADV7511器件提供此选项。在以前版本的ADV7511中，如果接收器在
BUCK变换中的尖峰问题
BucK变换器在开关转换瞬间．由于线路<BR>上存在感抗，会在主功率管和二极管上产生电<BR>压尖峰，使之承受较大的电压应力和电流冲击，<BR>从而导致器件热损坏及电击穿 因此，为避免<BR>此现象，有必要对电压尖峰的原因进行分析研<BR>究，找出有效的解决办法。