串进并出

串进并出技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。

资源总数
500

串进并出 全部资料 500 份

高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高...

2013-11-17 111 串进并出

卷积码是一种应用广泛的信道纠错码,维特比算法是卷积码近最优的译码算法。随着FPGA芯片处理能力和设计的灵活性发展,在FPGA芯片中完成维特比译码算法成为了通信系统设计的一个有效手段。 @@ 本文在分析研究维特比算法的基础上,设计并实现了了一...

2023-09-28 8 串进并出