串转并全部资料 - 虫虫开发者社区

可以将通过ad转后后的数据，再fpga中实现并转串输出

2025-05-06 9 串转并

2014-01-14 25 串转并

该压缩文件使用VHDL编写了一个能实现串并转换的程序，使得犟串行输入的序列编程并行输出的序列

2023-11-10 7 串转并

用VHDL编写的并串转换和串并转换实例，希望对您有所帮助，其中输入数据是时钟的16倍

2015-06-08 186 串转并

串并转换程序，由串行输出转换为4位的并行输出

2016-09-20 87 串转并

2016-08-23 39 串转并

串并转换功能，采用VERILOG语言编写，包括测试文件，与大家分享，供大家参考

2017-05-25 103 串转并

并/串转换器即并行输入、串行输出转换器，例如一个8bit输入的并/串转换器，输出时钟频率是输入时钟频率的8倍，输入端一个时钟到来，8个输入端口同时输入数据；输出端以8倍的速度将并行输入的8bit串行输出，至于从高位输出还是从低位输出，可以再...

2014-01-21 149 串转并

2016-01-07 139 串转并

适用于异构多核系统开发的串并转换研究，通过DTG图和整数线性规划方法解决数据依赖问题，提升代码执行效率。适合需要优化并行计算性能的研究者与开发者参考。

2026-02-15 2 串转并

串转并