USS 协议（Universal Serial Interface Protocol通用串行接口协议）是 SIEMENS 公 司所有传动产品的通用通讯协议，它是一种基于串行总线进行数据通讯的协议。U
标签： Interface Universal Protocol SIEMENS
上传时间： 2014-12-22
上传用户：playboys0
TLV1544与TMS320VC5402通过串行口连接，此时，A／D转换芯片作为从设备，DSP提供帧同步和输入／输出时钟信号。TLV1544与DSP之间数据交换的时序图如图3所示。 开始时， 为高电平（芯片处于非激活状态），DATA IN和I/OCLK无效，DATAOUT处于高阻状态。当串行接口使CS变低（激活），芯片开始工作，I／OCLK和DATAIN能使DATA OUT不再处于高阻状态。DSP通过I／OCLK引脚提供输入／输出时钟8序列，当由DSP提供的帧同步脉冲到来后，芯片从DATA IN接收4 b通道选择地址，同时从DATAOUT送出的前一次转换的结果，由DSP串行接收。I／OCLK接收DSP送出的输入序列长度为10～16个时钟周期。前4个有效时钟周期，将从DATAIN输入的4 b输入数据装载到输入数据寄存器，选择所需的模拟通道。接下来的6个时钟周期提供模拟输入采样的控制时间。模拟输入的采样在前10个I／O时钟序列后停止。第10个时钟沿（确切的I／O时钟边缘，即上升沿或下降沿，取决于操作的模式选择）将EOC变低，转换开始。
上传时间： 2014-12-05
上传用户：yepeng139
单片机RS232/RS485串行发送实验（双机通讯）。 实验步骤： （1），准备两台598K实验机，确定1号机为发送，2号机为接收； （2），当作RS232接口实验时，1号机和2号机的P3.0和P3.1交叉相连，且两机共地； （3），当作RS485接口实验时，1号机和2号机的A、B作对应连接，同时1,2号机的R/TEN接P1.0, P3.0接R0, P3.1接DI。 （4），先运行2号机，键入[27]-->[EV]使2号机处于接收状态P。，后运行1号机[26]-->[EV]使1号机处于发送状态,P。会闪烁，在1号机键盘上按动数字键，在2号机的数码管上应显示对应的数字键值。
上传时间： 2015-11-27
上传用户：thinode
usbFirmware,Intel公司开发的通用串行总线架构(USB)的目的主要基于以下三方面考虑： (一)计算机与电话之间的连接：显然用计算机来进行计算机通信将是下一代计算机基本的应用。机器和人们的数据交互流动需要一个广泛而又便宜的连通网络。然而，由于目前产业间的相互独立发展,尚未建立统一标准,而USB则可以广泛的连接计算机和电话。 (二)易用性：众所周知,PC机的改装是极不灵活的。对用户友好的图形化接口和一些软硬件机制的结合，加上新一代总线结构使得计算机的冲突大量减少，且易于改装。但以终端用户的眼光来看，PC机的输入/输出，如串行/并行端口、键盘、鼠标、操纵杆接口等，均还没有达到即插即用的特性，USB正是在这种情况下问世的。 (三)端口扩充：外围设备的添加总是被相当有限的端口数目限制着。缺少一个双向、价廉、与外设连接的中低速的总线，限制了外围设备(诸如电话/电传/调制解调器的适配器、扫描仪、键盘、PDA)的开发。现有的连接只可对极少设备进行优化，对于PC机的新的功能部件的添加需定义一个新的接口来满足上述需要，USB就应运而生。它是快速、双向、同步、动态连接且价格低廉的串行接口，可以满足PC机发展的现在和未来的需要。
标签： usbFirmware Intel 计算机 USB
上传时间： 2013-12-19
上传用户：aa54
I2C总线是Philips公司推出的双向两线串行通讯标准，具有接口线少、通讯效率高等特点。将I2C总线设计成FPGA内部的模块，可以方便FPGA与其他具有I2C总线的设备通信。
上传时间： 2016-05-06
上传用户：ruan2570406
EDA实验--UART串口实验：UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器 --- 发送器每隔16 个CLK16 时钟周期输出1 位，次序遵循1位起始位、8位数据位（假定数据位为8位）、1位校验位（可选）、1位停止位。 UART 接收器 --- 串行数据帧和接收时钟是异步的，发送来的数据由逻辑1 变为逻辑0 可以视为一个数据帧的开始。接收器先要捕捉起始位，确定rxd 输入由1 到0，逻辑0 要8 个CLK16 时钟周期，才是正常的起始位，然后在每隔16 个CLK16 时钟周期采样接收数据，移位输入接收移位寄存器rsr，最后输出数据dout。还要输出一个数据接收标志信号标志数据接收完。 波特率发生器 --- UART 的接收和发送是按照相同的波特率进行收发的。波特率发生器产生的时钟频率不是波特率时钟频率，而是波特率时钟频率的16 倍，目的是为在接收时进行精确地采样，以提出异步的串行数据。 --- 根据给定的晶振时钟和要求的波特率算出波特率分频数。
上传时间： 2014-01-25
上传用户：xsnjzljj
对通用串行总线#$％ 的技术特点和数据传输机制进行了较详细的分析，并讨论了具有#$％ 接口 的数字摄像系统的实现。该系统具有一定的实用价值及应用前景。
上传时间： 2016-09-30
上传用户：yzy6007
I2C串行总线具有占用I/O口少，控制方式简单，信号传输速度快，配套功能芯片种类多的优点，非常适用于单片机系统设计中，I2C串行总线由两根线构成：数据线（SDA），时钟线（SCL）,其数据传输过程在很多书中都有介绍，这里不做专门说明。下面以24CXX系列SEEPROM为例介绍EM78系列单片机如何设计I2C总线接口。
上传时间： 2017-02-10
上传用户：asddsd
RS-232、RS-422与RS-485都是串行数据接口标准，最初都是由电子工业协会（EIA）制 订并发布的，RS-232在1962年发布，命名为EIA-232-E，作为工业标准，以保证不同厂家产品 之间的兼容。RS-422由RS-232发展而来，它是为弥补RS-232之不足而提出的。为改进RS-232 通信距离短、速率低的缺点，RS-422定义了一种平衡通信接口，将传输速率提高到10Mb/s， 传输距离延长到4000英尺（速率低于100kb/s时），并允许在一条平衡总线上连接最多10个接 收器
上传时间： 2017-06-14
上传用户：gtzj
现代社会信息量爆炸式增长，由于网络、多媒体等新技术的发展，用户对带宽和速度的需求快速增加。并行传输技术由于时钟抖动和偏移，以及PCB布线的困难，使得传输速率的进一步提升面临设计的极限；而高速串行通信技术凭借其带宽大、抗干扰性强和接口简单等优势，正迅速取代传统的并行技术，成为业界的主流。 本论文针对目前比较流行并且有很大发展潜力的两种高速串行接口电路——高速链路口和Rocket I/O进行研究，并以Xilinx公司最新款的Virtex-5 FPGA为研究平台进行仿真设计。本论文的主要工作是以某低成本相控阵雷达信号处理机为设计平台，在其中的一块信号处理板上，进行了基于LVDS(Low VoltageDifferential Signal)技术的高速LinkPort(链路口)设计和基于CML(Current ModeLogic)技术的Rocket I/O高速串行接口设计。首先在FPGA的软件中进行程序设计和功能、时序的仿真，当仿真验证通过之后，重点是在硬件平台上进行调试。硬件调试验证的方法是将DSP TS201的链路口功能与在FPGA中的模拟高速链路口相连接，进行数据的互相传送，接收和发送的数据相同，证明了高速链路口设计的正确性。并且在硬件调试时对Rocket IO GTP收发器进行回环设计，经过回环之后接收到的数据与发送的数据相同，证明了Rocket I/O高速串行接口设计的正确性。
上传时间： 2013-04-24
上传用户：恋天使569
