24c02串行传输，按键1为写入，按键2为读出
上传时间： 2017-03-27
上传用户：1583060504
试验板上串行口双向通讯 串行通讯就是数据一位一位的传输，数据占据固定大小长度
上传时间： 2014-08-31
上传用户：努力努力再努力
1-wire 单总线是 Maxim 全资子公司 Dallas 的一项专有技术 与目前多数标准串行数据 通信方式 如SPI/I 2 C/MICROWIRE不同 它采用单根信号线 既传输时钟 又传输数据 而且数据传输是双向的 它具有节省 I/O 口线资源 结构简单 成本低廉 便于总线扩展和 维护等诸多优点
标签： MICROWIRE Dallas Maxim wire
上传时间： 2013-12-20
上传用户：hj_18
中文摘要 通用串行总线USB 是PC 体系中的一套全新的工业标准它支持单 个主机与多个外设同时进行数据交换 论文首先会介绍USB 的体系结构和特点包括总线特征协议定义 传输方式和电源管理等等这部分内容会使USB 开发者和用户对USB 有一 个整体的认识 接下来论文会讨论USB 系统的一般开发方法和技术特点分设备端硬 件设备端软件和主机端软件三个部分 然后论文会介绍几个USB 项目的研发过程和技术细节包括USB 手写 识别输入系统USB 通用设备开发平台USB 安全钥和USB 在线编程设备等 等论文会详细介绍USB 设备的硬件和软件开发的技术细节包括USB 设 备协议栈的编写方法同时也会讨论在Windows 98 下开发USB 内核驱动程 序和用户应用程序的一般方法 论文最后还会介绍Motorola 的一些相关开发技术主要是在线编程技 术 论文对广大的USB 设备开发人员和技术人员具备较高的参考价值可 以帮助他们尽快掌握USB 设备的特点以及硬件电路设计和软件编程中的 注意事项 关键字通用串行总线 微控制器 协议栈 设备驱动程序 在线编 程
上传时间： 2017-05-17
上传用户：nairui21
cpld实现的并行数据串行传输收发模块（类曼切斯特码）。最大2M并行码率。
上传时间： 2017-05-26
上传用户：ggwz258
UART是一种广泛应用于短距离、低速、低成本通信的串行传输接口.由于常用UART芯片比较复杂且移植性差,提出一种采用可编程器件FPGA实现UART的方法, 实现了对UART的模块化设计.首先简要介绍UART的基本特点,然后依据其系统组成设计顶层模块,再采用有限状态机设计接收器模块和发送器模块,所有功能的实现全部采用VHDL进行描述,并用Modelsim软件对所有模块仿真实现.最后将UART的核心功能集成到FPGA上,使整体设计紧凑,小巧,实现的UART功能稳定、可靠.
上传时间： 2013-12-01
上传用户：zuozuo1215
ARM 7系统的应用 采用 LPX 2103作为处理器 集成了Mp3 液晶 无线控制 串行传输等
上传时间： 2013-12-05
上传用户：Miyuki
利用 VHDL 语言进行串行通信设计是一种很有效的方法 ,其原理简单 ,可靠性高 ,又可以根据需要自行设定传输速率 ,与传统的串行通信设计相比具有独特的优势.文章还对在软件开发过程中应注意的事项作 了说明.
上传时间： 2017-08-31
上传用户：zhuyibin
现代社会信息量爆炸式增长，由于网络、多媒体等新技术的发展，用户对带宽和速度的需求快速增加。并行传输技术由于时钟抖动和偏移，以及PCB布线的困难，使得传输速率的进一步提升面临设计的极限；而高速串行通信技术凭借其带宽大、抗干扰性强和接口简单等优势，正迅速取代传统的并行技术，成为业界的主流。 本论文针对目前比较流行并且有很大发展潜力的两种高速串行接口电路——高速链路口和Rocket I/O进行研究，并以Xilinx公司最新款的Virtex-5 FPGA为研究平台进行仿真设计。本论文的主要工作是以某低成本相控阵雷达信号处理机为设计平台，在其中的一块信号处理板上，进行了基于LVDS(Low VoltageDifferential Signal)技术的高速LinkPort(链路口)设计和基于CML(Current ModeLogic)技术的Rocket I/O高速串行接口设计。首先在FPGA的软件中进行程序设计和功能、时序的仿真，当仿真验证通过之后，重点是在硬件平台上进行调试。硬件调试验证的方法是将DSP TS201的链路口功能与在FPGA中的模拟高速链路口相连接，进行数据的互相传送，接收和发送的数据相同，证明了高速链路口设计的正确性。并且在硬件调试时对Rocket IO GTP收发器进行回环设计，经过回环之后接收到的数据与发送的数据相同，证明了Rocket I/O高速串行接口设计的正确性。
上传时间： 2013-04-24
上传用户：恋天使569
国家863项目“飞行控制计算机系统FC通信卡研制”的任务是研究设计符合CPCI总线标准的FC通信卡。本课题是这个项目的进一步引伸，用于设计SCI串行通信接口，以实现环上多计算机系统间的高速串行通信。 本文以此项目为背景，对基于FPGA的SCI串行通信接口进行研究与实现。论文先概述SCI协议，接着对SCI串行通信接口的两个模块：SCI节点模型模块和CPCI总线接口模块的功能和实现进行了详细的论述。 SCI节模型包含Aurora收发模块、中断进程、旁路FIFO、接受和发送存储器、地址解码、MUX。在SCI节点模型的实现上，利用FPGA内嵌的RocketIO高速串行收发器实现主机之间的高速串行通信，并利用Aurora IP核实现了Aurora链路层协议；设计一个同步FIFO实现旁路FIFO；利用FPGA上的块RAM实现发送和接收存储器；中断进程、地址解码和多路复合分别在控制逻辑中实现。 CPCI总线接口包括PCI核、PCI核的配置模块以及用户逻辑三个部分。本课题中，采用FPGA+PCI软核的方法来实现CPCI总线接口。PCI核作为PCI总线与用户逻辑之间的桥梁：PCI核的配置模块负责对PCI核进行配置，得到用户需要的PCI核；用户逻辑模块负责实现整个通信接口具体的内部逻辑功能；并引入中断机制来提高SCI通信接口与主机之间数据交换的速率。 设计选用硬件描述语言VerilogHDL和VHDL，在开发工具Xilinx ISE7.1中完成整个系统的设计、综合、布局布线，利用Modelsim进行功能及时序仿真，使用DriverWorks为SCI串行通信接口编写WinXP下的驱动程序，用VC++6.0编写相应的测试应用程序。最后，将FPGA设计下载到FC通信卡中运行，并利用ISE内嵌的ChipScope Pro虚拟逻辑分析仪对设计进行验证，运行结果正常。 文章最后分析传输性能上的原因，指出工作中的不足之处和需要进一步完善的地方。
上传时间： 2013-04-24
上传用户：竺羽翎2222
