虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

中颖<b>单片</b>机

  • 基于FPGA的JPEG压缩编码的研究与实现.rar

    随着移动终端、多媒体、通信、图像扫描技术的发展,图像应用日益广泛,压缩编码技术对图像处理中大量数据的存储和传输至关重要。同时, FPGA单片规模的不断扩大,在FPGA芯片内实现复杂的数字信号处理系统也成为现实,因此采用FPGA实现图像压缩已成为一种必然趋势。JPEG静态图像压缩标准应用非常广泛,是图像压缩中主要的标准之一。研究JPEG图像压缩在FPGA上的实现,具有广阔的应用背景。 论文从实际工程应用出发,通过设计图像压缩的IP核,完成JPEG压缩算法在FPGA上的实现。首先阐述JPEG基本模式的压缩编码的标准,然后在设计规划过程中,采用SOC的设计思想,给出整个系统的内部结构、层次划分,对各个模块的HDL实现进行详细的描述,最后完成整体验证。方案采用了IP核复用的设计技术,基于Xilinx公司本身的IP核,进行了再次开发。在研究JPEG标准的核心算法DCT的基础上,加以改进,设计了适合器件结构的基于DA算法的DCT变换的IP核。通过结构和算法的优化,提高了速度,减少占用过多的片内资源。 设计基于Xilinx的Virtex- II系列的FPGA的硬件平台,在ISE7.1中编译综合,最后通过Modelsim仿真验证。分辨率为352×288大小的源图像,在不同的压缩等级设置下,均测试通过。仿真验证的结果表明:基于FPGA的JPEG压缩编码占用较少的硬件资源,可在较高的工作频率下运行,设计在速度和资源利用率方面达到了较优的状态,能够满足一般图像压缩的要求。 整个设计可以作为单独的JPEG编码芯片也可以作为IP核添加到其他系统中去,具有一定的使用价值。

    标签: FPGA JPEG 压缩编码

    上传时间: 2013-04-24

    上传用户:nairui21

  • 实用电子电路设计与调试.zip

    本书对常用电子电路的设计和调试方法进行了介绍。其中包括分立元件放大电路,集成运放应用电路,波形产生、转换电路,功放电路,常用光电子器件应用电路,电源电路,数字电路和单片机应用电路的设计与调试等。对各种电路的构成、各元器件功用作简要介绍,对每一元器件选择给出估算公式或经验数据,使之选择有依据。把重点放在集成电路包括单片集成测量放大器、集成光电隔离放大器、集成有源滤波器等集成电路的应用设计上。由简到繁、由易到难列举了大量的实用电路设计和综合应用设计示例。   本书通俗易懂。读者通过本书的学习,对电子电路设计与调试有一清晰的思路,培养电子电路设计能力和调试能力。本书对大、中专电类专业高年级学生和工程技术人员是有实用价值的参考书,也可作为高校相关专业的教材和课程设计、毕业设计参考书。

    标签: zip 实用电子电路 调试

    上传时间: 2013-04-24

    上传用户:15528028198

  • 基于FPGA的出租车计费器设计.rar

    本文介绍了一种采用单片FPGA 芯片进行出租车计费器的设计方法,主要阐述如何使用新兴的EDA 器件取代传统的电子设计方法,利用FPGA 的可编程性,简洁而又多变的设计方法,缩短了研发周期,同时使出租车计费器体积更小功能更强大。本设计不仅实现了出租车计费器所需的一些基本功能,同时考虑到出租车行业的一些特殊性,更注重了把一些新的思路加入到设计中。主要包括采用了FPGA 芯片,使用VHDL 语言进行编程,使其具有了更强的移植性,更加利于产品升级;利用LCD 液晶显示取代了传统的LED显示,使其在显示时更灵活多变,可以按需要改变显示内容而不拘泥于硬件; 灵活的计价标准设定使得油价波动等成本因数和出租车价格联动成为可能; 同时也增加了统计功能、密码设定、超速警报、路桥费等新的功能使得本设计更加具有实用价值。

    标签: FPGA 出租车计费器

    上传时间: 2013-05-25

    上传用户:wyc199288

  • 基于FPGA的有限冲激响应数字滤波器的研究及实现

    数字滤波作为数字信号处理技术的重要组成部分,广泛应用于诸如信号分离、恢复、整形等多种场合中,本文讨论的FIR滤波器因其具有严格的线性相位特性而得到广泛的应用。在工程实践中,往往要求信号处理具有实时性和灵活性,但目前常用的一些软件或硬件实现方法则难以同时达到两方面的要求。 可编程逻辑器件是一种用户根据需要而自行构造逻辑功能的数字集成电路。本课题研究FIR的FPGA解决方案体现电子系统的微型化和单片化,主要完成的工作如下: (1)以FIR滤波器的基本理论为依据,研究适应工程实际的数字滤波器的设计方法: (2)对分布式算法进行了较为深入的研究。在阐述算法原理的基础上,分析了利用FPGA特有的查找表结构完成这一运算的方法,从而解决了常系数乘法运算硬件实现的问题; (3)以—FIR低通滤波器为例说明FIR数字滤波器的具体实现方法,采用层次化、模块化、参数化的设计思想,完成对整个FIR滤波器的功能模块的划分,以及各个功能模块的具体设计; (4)设计参数可调的FIR低通滤波器的硬件电路:以EPFlK50TCl44-l为核心,包括A/D转换电路、D/A转换电路以及在系统配置电路等。以话音作为输入信号,进行了实际滤波效果的测试。 实验系统的测试结果表明,和传统的数字滤波器相比较具有更好的实时性、准确性、灵活性和实用性。

    标签: FPGA 冲激响应 数字滤波器

    上传时间: 2013-07-13

    上传用户:皇族传媒

  • 指纹识别算法的研究及基于FPGA的硬件实现

    随着图像处理和模式识别技术的进步,基于生物特征的识别技术成为蓬勃发展的高技术之一,根据IBG(InternationalBiometricGroup)组织对生物特征市场的统计和预测,该领域的收入的年增长率30-50%,到2008年,全球总收入将达到46.39亿美元。而基于指纹特征的识别技术由于其独特的可靠性,稳定性,方便快捷的特点,恰好符合了市场的需求。目前指纹识别技术是生物识别领域中应用最广泛的识别技术,也是研究与应用的一个热点。 SOPC片上可编程系统和嵌入式系统是当前电子设计领域中最热门的概念。NiosⅡ是Altera公司开发的一种采用流水线技术、单指令流的RISC嵌入式处理器软核,可以将它嵌入FPGA内部,与用户自定义逻辑结合构成一个基于FPGA的片上系统。与嵌入式硬核相比较,嵌入式软核具有更大的灵活性。而FPGA的高速性、恰恰满足了指纹识别系统对速度的要求。 本文对指纹识别技术中各个环节的算法进行了较为深入的研究,结合NiosⅡ嵌入式处理器的特点,对算法进行了合理的选择与优化,形成了一套完整的指纹识别算法,并提出了一种基于FPGA的指纹识别系统硬件设计方案。 论文的内容主要包括以下几个方面: 1、对指纹图像预处理、后处理和匹配算法进行了改进,提高了算法的性能;设计了一种适用于快速匹配的指纹特征数据结构;提出了一套基于特征点匹配的指纹识别算法。实验结果表明该算法速度快、误识率较低、可靠性较高,可以满足实用的要求。 2、本着增加系统集成度、减小系统体积、提高便携性、降低功耗和成本,同时提升系统的性能的原则,使用Altera公司提供的外围设备IP核配合NiosⅡ处理器软核搭建了一个单片嵌入式系统,然后以内嵌NiosⅡ软核的FPGA和FPS200指纹采集器为核心芯片,外配片外RAM和Flash存储器以及小键盘和LCD显示屏等器件,设计了一个便携式指纹识别系统,提出了一套基于FPGA的硬件设计方案。 3、利用NiosⅡ开发板对硬件设计方案进行了初步的验证,实现了指纹采集芯片FPS200与FPGA的接口,并进行了算法的移植。 实验结果表明本文所提出的系统设计方案是可行的。基于FPGA的自动指纹识别系统在速度、功耗、体积、扩展性方面有着独特的优势,具有广阔的发展空间。最后提出了对这一设计继续改进的思路和下一步研究的内容。

    标签: FPGA 指纹识别 法的研究 硬件实现

    上传时间: 2013-06-07

    上传用户:kikye

  • 基于ARM的无线LED显示屏系统设计

    在信息化社会中,LED显示屏作为一种信息的传播媒体,在交通、天气预报、广告、通知、工农业生产、商业信息等领域应用十分广泛,已经成为城市信息现代化建设的标志。 本文介绍了LED显示屏国内外的发展现状,在分析LED显示屏工作原理后,结合LED显示屏控制系统及显示驱动设备的具体要求,提出了使用嵌入式处理器LPC2124作为控制核心,使用挪威Nordic公司推出的单片射频发射器nRF905传送无线显示信息的总体设计方案。由于LPC2124所具有的丰富的接口资源,使用其SPI口实现了和驱动芯片SD16726的串行传输,这在很大程度上简化了系统结构,增加了系统的可靠性。单片收发芯片实现无线数据显示信息传递与更新,避免了使用基于中国移动通讯运营商的GSM/GPRS通信网络的数据传输,而带来在信息更新时的额外开销费用。在系统硬件设计中,给出了各功能模块:包括电源、时钟电路、存储器的扩展、射频模块、LED扫描驱动模块等的具体设计。最后,在系统软件设计中,完成了对显示屏数据的发送、接收数据和对显示屏进行显示控制驱动程序设计,最终实现整个系统的功能。在设计过程中,通过做各种测试和试验,验证了基于ARM的无线LED显示屏系统的设计是完全可行的,具有非常广阔的应用前景。

    标签: ARM LED 无线 显示屏

    上传时间: 2013-06-07

    上传用户:wanghui2438

  • 基于ARMLinux的嵌入式多媒体系统设计与开发

    多媒体正在使我们的生活变得越来越丰富多彩。报纸,相片,CD机,电视,电影已经被PC机很好地整合到了一起,而互联网又使得多媒体资源的交流成为可能。跨越网络时代、信息时代、多媒体时代,后PC时代的到来,呼唤新一代的多媒体系统,它体积更小,功能更全,界面更友好。本系统就是面向这一需求而设计的。 嵌入式多媒体系统除了具有播放音乐,视频,浏览图片,电子书的基本功能外,一些方案还集成了视频录制、数码相机、数码摄像机、FM收音机、卫星定位导航系统、掌上游戏机和移动电视等等各种附加功能以满足不同的市场需求。本课题开发一套具有音频、视频、图片和电子书等功能的嵌入式多媒体系统解决方案,硬件部分以ARM处理器S3C241O为核心,软件部分以Linux操作系统为核心进行开发,系统具有体积小,成本低等特点。 本论文按照硬件、固件、软件三个层面分析了基于ARM Linux的嵌入式多媒体系统的设计和实现。硬件部分分处理器和外围电路两部分进行介绍。固件部分包括引导加载程序vivi的移植,Linux 2.6内核的移植,配置Cramfs根文件系统,Linux设备驱动程序开发。软件部分对Linux应用开发作出了讨论,包括系统的功能模块和软件构架,重点是基于MiniGUI的图形界面设计。在论文的最后,分析了系统的优缺点,以及单片解决方案和多处理器方案的比较,并展望了嵌入式多媒体系统的发展方向。

    标签: ARMLinux 嵌入式多媒体 系统设计

    上传时间: 2013-06-03

    上传用户:xfbs821

  • 基于ARM的家庭自动化系统的研究

    随着嵌入式技术的发展,ARM处理器以其独特的优势在计算机、电子和通信的各个领域得到广泛应用,将网络技术、控制技术和视频监控技术相融合,在更大程度上促进了家庭生活的信息化和自动化。系统采用先进的ARM处理器作为控制平台,与使用C51单片机相比,提高了性能,缩短了开发周期;与使用传统的PC机相比,兼顾了系统功能,又节约了成本,在家庭自动化领域具有较好的理论价值和广阔的应用前景。 本文在分析国内外家庭自动化发展现状的基础上,采用先进的ARM技术,给出了多模式网络通信方案,解决了家庭自动化系统对不同通信网络的兼容性问题,在公用电话网语音通信中,提出了通信状态机模型,讨论了电话按键检测和超时无选择的问题,对语音处理技术的实现进行了研究;在无线网络通信中,通过短消息的发送和接收,实现了远程用户和系统之间的信号传输,对系统无线GPRS通信的实现进行了技术研究;在远程图像监控的实现中,给出了单帧图像采集的实现方法,对C/S模式下远程监控技术进行了研究;为实现系统与终端之间的信号传输,给出了家庭内部控制网络接口设计方案,实现了家电设备控制和自动报警功能,在系统安全问题方面,给出了系统身份认证的实现方法。在此基础上,构建了一个低成本、高性能、高可靠性的家庭自动化系统。

    标签: ARM 自动化系统

    上传时间: 2013-06-21

    上传用户:yy307115118

  • H.264帧内预测算法优化及几个重要模块的FPGA实现

    H.264作为新一代视频编码标准,相比上一代视频编码标准MPEG2,在相同画质下,平均节约64﹪的码流。该标准仅设定了码流的语法结构和解码器结构,实现灵活性极大,其规定了三个档次,每个档次支持一组特定的编码功能,并支持一类特定的应用,因此。H.264的编码器的设计可以根据需求的不同而不同。 H.264虽然具有优异的压缩性能,但是其复杂度却比一般编码器高的多。本文对H.264进行了编码复杂度分析,并统计了整个软件编码中计算量的分布。H.264中采用了率失真优化算法,提高了帧内预测编码的效率。在该算法下进行帧内预测时,为了得到一个宏块的预测模式,需要进行592次率失真代价计算。因此为了降低帧内预测模式选择的计算复杂度,本文改进了帧内预测模式选择算法。实践证明,在PSNR值的损失可以忽略不计的情况下,该算法相比原算法,帧内编码时间平均节约60﹪以上,对编码的实时性有较大帮助。 为了实现实时编码,考虑到FPGA的高效运算速度和使用灵活性,本文还研究了H.264编码器基本档次的FPGA实现。首先研究了H.264编码器硬件实现架构,并对影响编码速度,且具有硬件实现优越性的几个重要部分进行了算法研究和FPGA.实现。本文主要研究了H.264编码器中整数DCT变换、量化、Zig-Zag扫描、CAVLC编码以及反量化、逆整数DCT变换等部分。分别对这些模块进行了综合和时序仿真,并将验证后通过的系统模块下载到Xilinx virtex-Ⅱ Pro的FPGA中,进行了在线测试,验证了该系统对输入的残差数据实时压缩编码的功能。 本文对H.264编码器帧内预测模式选择算法的改进,算法实现简单,对软件编码的实时性有很大帮助。本文对在单片FPGA上实现H.264编码器做出了探索性尝试,这对H.264编码器芯片的设计有着积极的借鉴性。

    标签: FPGA 264 帧内预测 算法优化

    上传时间: 2013-05-25

    上传用户:refent

  • 高速Viterbi译码器的FPGA实现

    本文提出了一种高速Viterbi译码器的FPGA实现方案。这种Viterbi译码器的设计方案既可以制成高性能的单片差错控制器,也可以集成到大规模ASIC通信芯片中,作为全数字接收的一部分。 本文所设计的Viterbi译码器采用了基四算法,与基二算法相比,其译码速率在理论上约提升一倍。加一比一选单元是Viterbi译码器最主要的瓶颈所在,本文在加一比一选模块中采用了全并行结构的设计方法,这种方法虽然增加了硬件的使用面积,却有效的提高了译码器的速率。在幸存路径管理部分采用了两路并行回溯的设计方法,与寄存器交换法相比,回溯算法更适用于FPGA开发设计。为了提高译码性能,减小译码差错,本文采用较大译码深度的回溯算法以保证幸存路径进行合并。实现了基于FPGA的误码测试仪,在FPGA内部完成误码验证和误码计数的工作。 与基于软件实现译码过程的DSP芯片不同,FPGA芯片完全采用硬件平台对Viterbi译码器加以实现,这使译码速率得到很大的提升。针对于具体的FPGA硬件实现,本文采用了硬件描述语言VHDL来完成设计。通过对译码器的综合仿真和FPGA实现验证了该方案的可行性。译码器的最高译码输出速率可以达到60Mbps。

    标签: Viterbi FPGA 译码器

    上传时间: 2013-04-24

    上传用户:181992417