📚 中继器设计技术资料

📦 资源总数：57665
💻 源代码：89475
🔌 电路图：1

🔥 中继器设计热门资料

查看全部57665个资源 »

分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者，这...

📅 👤 wpwpwlxwlx
altera FPGA PLL 分频器

💻 中继器设计源代码

查看更多 »
💻
用定时器设计的门铃.aws
💻
用定时器设计的门铃.c
💻
用定时器设计的门铃.o.d
💻
用定时器设计的门铃.aps
💻
用定时器设计的门铃.aws
💻
用定时器设计的门铃.c
📂 中继器设计资料分类
🔥 热门资料 查看最受欢迎的资源 💻 源代码 程序代码与工程文件 🔌 电路图 原理图PCB布局 📚 全部资料 57665 个资源