虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

中文语言包

  • lcd汉字取模软件.rar

    1.打开功能是专门用于对C语言文件自动提取显示所需要的汉字,进行点阵码数据转换的,在您的C语言程序中,有一点需要特别留意:您的注解中请不要使用双引号,否则会引起提取错误。软件包中的文件ee.c作为一个简单例程供提取测试用。2。提取以后的点阵码可以随意修改点阵数据,使用鼠标的左键为加一点,右键为擦除一点。修改完毕请按旁边的确认键将数据记录到点阵码中,否则您的修改将自动放弃。3。点阵码可以随意平移,请谨慎使用。平移之前请查看一遍所有的字符点阵图,平移有可能会丢失边界点,移出了边界的点阵将被丢弃,不可恢复。平移

    标签: lcd 汉字 取模软件

    上传时间: 2013-06-16

    上传用户:tyg88888

  • STM32F103中文手册

    STM32F103文档--中文的!很好用啊

    标签: F103 STM 103 32F

    上传时间: 2013-06-22

    上传用户:CHINA526

  • 12864LCD电子钟资料包_小赖提供(1)

    12864LCD电子钟资料包 12864LCD电子钟资料包

    标签: 12864 LCD 电子钟

    上传时间: 2013-07-15

    上传用户:yiwen213

  • ZigBee2007协议规范(中文)2

    ZigBee2007协议规范(中文) 非常详细

    标签: ZigBee 2007 协议

    上传时间: 2013-04-24

    上传用户:Neoemily

  • ucgui完整中文说明

    非常完整的UCGUI的中文说明,包含所有函数的调用例程

    标签: ucgui

    上传时间: 2013-06-07

    上传用户:asdfasdfd

  • 深度包过滤技术研究及FPGA实现

    未来战争将以信息化战场为支撑,以信息化武器装备为主导,以信息化作战为主要方式,信息安全是实施信息防御、夺取制信息权、获取信息优势的关键要素,其建设与发展面临新的挑战和日益广泛的应用需求。 信息安全装备是适应新时期军事通信建设的需求、保证军事信息安全、军队指挥系统顺畅的重要方面,深度包过滤技术是我军信息安全领域的重要技术之一。进行深度包过滤技术的研究与实现具有非常重要的意义。 本文所做的工作主要有以下几个方面: 1、提出了一种效率更高的字符串搜索算法OBM; 2、设计了过滤策略; 3、设计了各过滤规则/特征码的数据结构及整体数据结构; 4、在FPGA中设计实现了QBM算法; 5、基于FPGA+FLASH结构,设计了深度包过滤器整体方案,设计实现了一款既有访问控制能力又有内容过滤特点,高效、可配置、能反馈的内容过滤器; 6、对所完成的设计进行了仿真,并给出了性能评估。

    标签: FPGA 过滤技术

    上传时间: 2013-05-29

    上传用户:夜月十二桥

  • 1602液晶的中文资料

    PDF格式的1602液晶的中文资料,包括时序图,字符手册,和1602液晶的基本连接方式......

    标签: 1602 液晶

    上传时间: 2013-04-24

    上传用户:W51631

  • PIC单片机中文资料

    pic16F877中文资料基础讲解,帮助使用该系列单片机的读者更进一步熟悉使用该系列单片机。

    标签: PIC 单片机

    上传时间: 2013-05-24

    上传用户:liuqy

  • C语言源码

    一大堆的C语言源码,很经典讲了很多经典的算法。如果想学习就来下吧!-

    标签: C语言 源码

    上传时间: 2013-04-24

    上传用户:xuan‘nian

  • 基于DSPFPGA的数字电视条件接收系统

    这篇论文以数字电视条件接收系统为研究对象,系统硬件设计以DSP和FPGA为实现平台,采用以DSP实现其加密算法、以FPGA实现其外围电路,对数字电视条件接收系统进行设计。首先根据数字电视条件接收系统的原理及其软硬分离的发展趋势,提出采用 DSP+FPGA结构的设计方式,将ECC与AES加密算法应用于SK与CW的加密;根据其原理对系统进行总体设计,同时对系统各部分的硬件原理图进行详细设计,并进行 PCB设计。其次采用从上而下的设计方式,对FPGA实现的逻辑功能划分为各个功能模块,然后再对各个模块进行设计、仿真。采用Quartus Ⅱ7.2软件对FPGA实现的逻辑功能进行设计、仿真。仿真结果表明:基于通用加扰算法(CSA)的加扰器模块,满足TS流加扰要求;块加密模块的最高时钟频率达到229.89MHz,流加密模块的最高时钟频率达到331.27MHz,对于实际的码流来说,具有比较大的时序裕量;DSP接口模块满足 ADSP BF-535的读写时序;包处理模块实现对加密后数据的包处理。最后对条件接收系统中加密算法程序采用结构化、模块化的编程方式进行设计。 ECC设计时采用C语言与汇编语言混合编程,充分利用两种编程语言的优势。将ECC 与AES加密算法在VisualDSP++3.0开发环境下进行验证,并下载至ADSP BF-535评估板上运行。输出结果表明:有限域运算汇编语言编程的实现方式,其运行速度明显提高, 192位加法提高380个时钟周期,32位乘法提高92个时钟周期;ECC与AES达到加密要求。上述工作对数字电视条件接收系统的设计具有实际的应用价值。关键词:条件接收,DSP,FPGA,ECC,AEs

    标签: DSPFPGA 数字电视 条件接收系统

    上传时间: 2013-07-03

    上传用户:www240697738