介绍一种实用的二维条码识别算法。首先探讨了二维条码的定位与分割算法,利用Hough变换与Sobel边缘检测把条码图像从原始采集的图像中有效地分割出来 然后分析了条码图像经过光学系统的噪声模型,提出了一种计算点扩展函数标准方差的算法 采用Flourier变换自适应地选取阈值去除噪声导致的无效边界,从而得到条码的基本模块。实验结果表明,该算法具有很好的抗噪性,提高了二维条码的识别率。
上传时间： 2014-11-30
上传用户：miaochun888
介绍一种实用的二维条码识别算法。首先探讨了二维条码的定位与分割算法,利用Hough变换与Sobel边缘检测把条码图像从原始采集的图像中有效地分割出来 然后分析了条码图像经过光学系统的噪声模型,提出了一种计算点扩展函数标准方差的算法 采用Flourier变换自适应地选取阈值去除噪声导致的无效边界,从而得到条码的基本模块。实验结果表明,该算法具有很好的抗噪性,提高了二维条码的识别率。
上传时间： 2014-11-25
上传用户：shus521
1. 给定函数 ，. （1） 1.在定义区间上等间隔地取5个节点,并计算节点处的函数值(取6位有效数字). 借助Matlab 求该函数的Lagrange 插值基函数以及差值多项式的表达式. 2.利用图示的方法将插值多项式曲线与曲线(1)进行比较. 3.求该函数在区间端点处的一阶和二阶导数. 4.利用Matlab 函数csape和1.所得数据求该函数的三次样条插值函数，其中，边界条件分别为固定边界条件和自然边界条件。以图示的方式将所求样条函数曲线和被插值函数曲线进行比较。 5. 写出所求三次样条函数在各个小区间上的表达式（系数取2位有效数字）。 6.利用Matlab函数fnval计算所求三次样条函数在点处的值，画图并与被插值曲线作比较。
上传时间： 2015-03-29
上传用户：kmyilang
能量变换器是一种新型高压发电机，采用高压交联聚乙烯(XLPE)电缆作为定子绕组，这种革新结构使其能够输出高电压，从而可以直接并网。因此，对能量变换器的运行进行系统地研究是极为必要的。本文针对能量变换器小值振荡和稳定性进行了深入地研究。 本文首先介绍了能量变换器的发展背景和国内外的研究现状，详尽分析了研究大型同步发电机和能量变换器稳定性的意义。 然后，本文对能量变换器静态稳定运行进行了分析，建立了能量变换器静态稳定运行时的数学模型，推导出了能量变换器静态稳定功率特性和静态稳定功率极限的表达式。并分析了励磁调节对能量变换器静态功率特性的影响，应用对比研究的方法，证明了能量变换器的静态稳定储备系数和静态稳定功率极限都比传统同步发电机高。 本文同时结合能量变换器样机参数，系统分析了其稳态小值振荡的物理过程，推导了能量变换器小值振荡时的整步转矩系数、阻尼转矩系数和电流、转矩、电磁功率各微变量的表达式，并通过仿真分析，归纳出了不计定子电阻和线路阻抗时能量变换器相应微变量的变化规律。此外，本文对考虑励磁调节作用时小值振荡各微变量的变化进行了仿真研究，给出了此状态下相应微变量的变化规律。 最后，本文对能量变换器系统在线路发生单相短路、相间短路和两相接地短路故障时的物理过程进行了分析，绘制了能量变换器正常运行和故障运行时的电气图与等值电路，结合等值电路推导了能量变换器相应故障状态下的功率表达式，并通过仿真分析与对比研究，给出了能量变换器系统在线路发生单相短路、相间短路和两相接地短路故障时的极限切除时间，得到了能量变换器的动态稳定极限。 本文所得结论对能量变换器合理可靠的设计及运行提供了依据，具有一定的理论意义和实用价值。
上传时间： 2013-04-24
上传用户：qqiang2006
变电站自动化系统在我国应用发展十多年来，为保障电网安全经济运行发挥了重要作用。但目前也多少存在着二次接线复杂，自动化功能独立、堆砌，缺少集成应用和协同操作，数据缺乏有效利用等问题。这些问题大多是由变电站整体数字化水平不高、缺乏能够完备实现信息标准化和设备之间互操作的变电站通信标准造成的。 电力工业发展和市场化改革的深入对供电质量和电网安全经济运行的要求不断提高，作为输配电系统的信息源和执行终端，变电站数字化、信息化的要求越发迫切，数字化变电站成为变电站自动化系统的发展方向。电子式电流/电压互感器、智能开关等智能化一次设备的诞生使建设数字化变电站成为可能，高速、可靠和开放的通信网络以及完备的通信系统标准是数字化变电站实现的保障，特别是最新颁布的变电站通信网络与系统的国际标准-IEC 61850为建设数字化变电站提供了全面规范。本文以IEC 61850和基于IEC 61850的数字化变电站通信网络为研究对象，结合新架构的全网络化数字保护平台与试验系统研制的具体实践，展开专门研究，主要内容包括： ◇ IEC 61850的理论分析①揭示了IEC 61850与数字化变电站的内在关联。 ②总结了IEC 61850的内涵，通过分析说明IEC 61850不再是简单的通信协议，更多意味的是变电站自动化系统的功能建模方法。 ③归纳了IEC 61850的主要技术特征，包括功能分层的变电站、面向对象的信息模型、功能与通信的解耦、变电站配置语言和面向对象的数据自描述等。 ④从“类”的角度入手分析了IEC 61850信息模型，指出信息模型具备了类的共性和特性。以合并单元为例，对信息模型的属性和服务进行了具体分析。 ◇ IEC 61850的应用研究①从系统和设备两个层面总结了实践IEC 61850的一般步骤。 ②分析了采样值传输(SVC)和通用变电站事件(GSE)2类重要的通信服务。 ③研究了核心ACSI、GOOSE、SMV、GSE管理、GSSE，时间及时间同步等通信模型的特殊通信服务映射。 ④讨论了信息模型实体的构建方法，即如何让设备的实际功能、运行机制和数据能够准确和完备的实现设备对应信息模型的所有细节。IEC 61850没有对实现标准的具体方法作出规定，这给各厂商在技术实现上留出了足够的自由发挥空间。但同时我们注意到若仅在“形态”层面上实践IEC 61850，而不顾及IEC 61850的内涵和应用价值，则可能无法实现IEC 61850的预定目标或使IEC 61850的有益效果大打折扣。出于如此考虑，在提出3种可能的构建方案的基础上，经过分析从中选择出作者认为最优的方案，并给出了示例。 ◇基于IEC 61850的数字化变电站通信网络(CNDS)的研究①在分析以太网介质访问控制方法的基础上，针对标准以太网存在延时不确定的问题，总结了提高以太网实时性能的主要措施，并从中选择出适用于CNDS的措施。 ②分析了CNDS的特征，特别是与同样基于以太网的一般局域网的区别，针对CNDS在网络可靠性和安全性等方面的特殊要求，提出了应对措施和解决方案。 ③提出了过程子网和全站惟一网络2种组网方案。通过分析各自的特点与实现难度，指出过程子网目前较易实现，而全站惟一网络将凭借信息高度共享等优势成为CNDS的最终形态。阐述了VLAN、由交换机实现网络冗余等组网技术在SAS中的应用方法及IED自身通信冗余的实现方法。 ④归纳了CNDS数据流的类型和到达时间规律：建立了简单数据流模型为表征数据流、研究数据流业务特征和分析CNDS性能提供了有用工具；分析了TcP协议及其运行机制，提出了TcP应用于CNDS的优化方法。 ⑤利用OPNET网络仿真技术，建立了EMAC和TCP/IP仿真节点模型，对以太网、TCP和交换式以太网的基本特征等进行了仿真研究；依据CNDS实际承载的功能，建立了过程子网和站级网络的动态仿真模型，围绕网络延时和端到端延时等网络性能指标，对不同组网方式和应用功能下的网络性能进行了考察，得出了具有普遍适用性的结论和建议，为分析解决此类问题提供了通用方法。 ◇可接入CNDS的全网络化数字保护平台与试验系统的设计与实现①阐述了一种新架构的、能够无缝接入CNDS并具有多种运行方式的全网络化数字保护平台与试验系统的软硬设计和实现方法。提出了适用于数字保护的RTOS多任务划分方法。 ②以馈线保护测控装置为例，建立了平台的IEC 61850信息模型。以此为基础，在平台内部实现了利用SMV和GOOSE报文传输采样值和开入/开出信息，即实现了遵循IEC 61850的过程层通信，为平台接入IEC 61850系统和数字化变电站做好了准备。 ③进行了保护测量功能和过程层通信试验，验证了平台的可用性和过程层通信的可靠性，为类似设计方法在间隔层IED上的应用提供了可信依据。
上传时间： 2013-05-28
上传用户：lyy1234
MP3音乐是目前最为流行的音乐格式，因其音质、复杂度与压缩比的完美折中，占据着广阔的市场，不仅在互联网上广为流传，而且在便携式设备领域深受人们喜爱。本文以MPEG-1的MP3音频解码器为研究对象，在实时性、面积等约束条件下，研究MP3解码电路的设计方法，实现FPGA原型芯片，研究MP3原型芯片的验证方法。 论文的主要贡献如下： (1)使用算法融合方法合并MP3解码过程的相关步骤，以减少缓冲区存储单元的容量和访存次数。如把重排序步骤融合到反量化模块，可以减少一半的读写RAM操作；把IMDCT模块内部的三个算法步骤融合在一起进行设计，可以省去存储中间计算结果的缓存区单元。 (2)反量化、立体声处理等模块中，采用流水线设计技术，设置寄存器把较长的组合逻辑路径隔开，提高了电路的性能和可靠性；使用连续访问公共缓存技术，合理规划各计算子模块的工作时序，将数据计算的时间隐藏在访存过程中；充分利用频率线的零值区特性，有效地减少数据计算量，加快了数据处理的速度。 (3)设计了MP3硬件解码器的FPGA原型芯片。采用Verilog HDL硬件描述语言设计RTL级电路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA开发板为平台，实现MP3解码器的FPGA原型芯片。MP3硬件解码器在Stratix II EP2S180器件内的资源利用率约为5％，其中组合逻辑查找表ALUT为7189个，寄存器共有4024个，系统频率可达69.6MHz，充分满足了MP3解码过程的实时性要求。实验结果表明，MP3音频解码FPGA原型芯片可正常播放声音，解码音质良好。
上传时间： 2013-07-01
上传用户：xymbian
随着TD—SCDMA技术的不断发展，TD—SCDMA系统产品也逐步成熟并随之完善。产品家族日益丰富，室内型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站产品逐步问世，可以满足不同场景的建网需求。而分布式基站(BBU+RRU)越来越多地受到业界的关注和重视。 本文主要从TD—SCDMA频点拉远系统(RRU)和软件无线电技术的发展入手，重点研究TD—SCDMA频点拉远系统的FPGA设计与实现。TD—SCDMA通信系统通过灵活分配不同的上下行时隙，实现业务的不对称性，但是多路数字中频所构成的系统成本高和控制的复杂性，以及TDD双工模式下，系统的峰均比随时隙数增加而增加，对整个频点拉远系统的前端放大器线性输入提出了很高的要求。TD—SCDMA系统使用软件无线电平台，一方面软件算法可以有效保证时隙分配的准确性，保证对前端控制器的开关控制，以及对上下行功率读取计算和子帧的灵活提取，另一方面灵活的DUC/CFR算法可以有效的提高频带利用率和抗干扰能力，有效的控制TDD系统的峰均比，有效降低系统对前端放大器线性输出能力的要求。 本文主要研究软件无线电中DUC和CFR的关键技术以及FPGA实现，DUC主要由3倍FIR内插成型滤波器、2倍插值补偿滤波器以及5级CIC滤波器级联组成；而CFR主要采用类似基带削峰的加窗滤波的中频削峰算法，可以降低相邻信道的溢出，更有效的降低CF值。将DUC/CFR以单片FPGA实现，能很好提高RRU性能，减少其硬件结构，降低成本，降低功耗，增加外部环境的稳定性。
上传时间： 2013-07-20
上传用户：rishian
基于微处理器的数字PID控制器改变了传统模拟PID控制器参数整定不灵活的问题。但是常规微处理器容易在环境恶劣的情况下出现程序跑飞的问题，如果实现PID软算法的微处理器因为强干扰或其他原因而出现故障，会引起输出值的大幅度变化或停止响应。而FPGA的应用可以从本质上解决这个问题。因此，利用FPGA开发技术，实现智能控制器算法的芯片化，使之能够广泛的用于各种场合，具有很大的应用意义。 首先分析FPGA的内部结构特点，总结FPGA设计技术及开发流程，指出实现结构优化设计，降低设计难度，是扩展设计功能、提高芯片性能和产品性价比的关键。控制系统由四个模块组成，主要包括核心控制器模块、输入输出模块以及人机接口。其中控制器部分为系统的关键部件。在分析FPGA设计结构类型和特点的基础上，提出一种基于FPGA改进型并行结构的PID温度控制器设计方法。在PID算法与FPGA的运算器逻辑映像过程中，采用将补码的加法器代替减法器设计，增加整数运算结果的位扩展处理，进行不同数据类型的整数归一化等不同角度的处理方法融合为一体，可以有效地减少逻辑运算部件。应用Ouartus Ⅱ图形输入与Verilog HDL语言相结合设计实现了PID控制器，用Modelsim仿真验证了设计结果的正确性，用Synplify Pro进行电路综合，在Quaitus Ⅱ软件中实现布局布线，最后生成FPGA的编程文件。根据控制系统的要求，论文设计完成了12位模数AD转换器、数据显示器、按键等相关外围接口电路。 将一阶、纯滞后、大惯性电阻炉温作为控制对象，以EP1C3T144 FPGA为核心，构建PID控制系统。在采用Pt100温度传感器、分辨率为2℃、最大温度控制范围0～400℃的条件下，实验结果表明，达到无超调的稳定控制要求，为降低FPGA实现PID控制器的设计难度提供了有效的方法。
上传时间： 2013-06-13
上传用户：15071087253
本文研究特种LCD的图像处理方法和FPGA实现方案，并研制出基于FPGA的若干实际应用系统，有效地解决目前存在的问题。本文主要研究内容为： (1)给出一种基于彩色空间变换的色彩调整方法，在YCrCb空间内实现亮度和色度分离，避免了RGB空间两者同时变化造成偏色和失真的现象，并在FPGA内采用流水线结构改进3阶矩阵运算的逻辑结构，节省出2/3的逻辑资源，提高了模块的最高运行速度。 (2)研究利用FPGA实现图像实时缩放处理的方法，选择能够满足特种LCD要求的双线性插值法作为研究对象，实时计算插值系数dx和dy，并采用流水线结构进行插值计算，仅使用FPGA中的3个双端口RAM来缓冲图像数据，没有外扩大容量帧存储器，降低了成本，提高特种LCD的系统兼容性。 (3)设计一种针对特种LCD更为简捷、有效的隔行转逐行扫描的实现方案，即利用图像实时缩放的方法，把一场图像缩放到LCD的分辨率，实现复合视频图像在LCD的“满屏”显示，改善现有特种LCD在显示隔行扫描的复合视频信号时，遇到图像信息丢失或显示效果不佳的问题。 (4)设计出一种基于字符和位图的数字OSD控制核，合理使用分布式RAM和块RAM两种逻辑资源来存储字符和位图信息，OSD图像由数字逻辑自动合成，编程简单灵活，使特种LCD的参数调整更加方便。 (5)研制成功基于FPGA的特种LCD显示控制板，能显示三种分辨率640×480，800×600，1024×768的图像信号；支持宽范围的亮度、对比度、显示位置等参数的实时调整，并提供全功能的透明OSD菜单进行指示。 (6)研制成功基于FPGA的特种LCD图像调节板，用于对某型号机载特种LCD进行改造，增加宽范围的亮度、对比度、图像显示位置的实时调整功能，提供无信号输入检测与OSD指示功能，提高图像显示的性能，通过了环境温度试验与性能测试，并已装机。 (7)研制成功基于DSP和FPGA的图像采集显示板，实现了对全分辨率复合视频信号进行25帧/秒的实时采集和显示，在DSP内使用“三帧”轮换的图像数据缓冲方法提高了系统的实时处理能力，使之能够完成一定复杂度的实时图像处理。
上传时间： 2013-06-12
上传用户：ivan-mtk
本文研究基于ARM与FPGA的高速数据采集系统技术。论文完成了ARM+FPGA结构的共享存储器结构设计，实现了ARMLinux系统的软件设计，包括触摸屏控制、LCD显示、正弦插值算法设计以及各种显示算法设计等。同时进行了信号的高速采集和处理的实际测试，对实验测试数据进行了分析。 论文分别从软件和硬件两方面入手，阐述了基于ARM处理器和FPGA芯片的高速数据采集的硬件系统设计方法，以及基于ARMLinux操作系统的设备驱动程序设计和应用程序设计。 硬件方面，在FPGA平台上，我们首先利用乒乓操作的方式将一路高速数据信号转换成频率为原来频率1/4的4路低速数据信号，再将这四路数据分别存储到4个FIFO中，然后再对这4个FIFO中的数据拼接并存储在FPGA片上的双端口双时钟RAM中，最后将FPGA的双端口双时钟RAM挂载到ARM系统的总线上，实现了ARM和FPGA共享存储器的系统结构，使ARM处理器可以直接读取这个双端口双时钟的RAM中的数据，从而大大提高了数据采集与处理的效率。在采样频率控制电路设计方面，我们通过使FIFO的数据存储时钟降低为标准状态下的1/n实现数据采集频率降为标准状态的1/n，从而实现了由FPGA控制的可变频率的数据采集系统。 软件方面，为了更有效地管理和拓展系统功能，我们移植了ARMLinux操作系统，并在S3C2410平台上设计实现了基于Linux操作系统的触摸屏驱动程序设计、LCD驱动程序移植、自定义的FPGA模块驱动程序设计、LCD显示程序设计、多线程的应用程序设计。应用程序能够控制FPGA数据采集系统工作。 在前端采样频率为125MHz情况下，系统可以正常工作。能够实现对频率在5MHz以下的信号波形的直接显示；对5MHz至40MHz的信号，使用正弦插值算法进行处理，显示效果良好。同时这种硬件结构可扩展性强，可以在此基础上实现8路甚至16路缓冲的系统结构，可以使系统支持更高的采样频率。
上传时间： 2013-07-04
上传用户：林鱼2016
