随着计算机运算速度的提高和计算机网络的发展，基于离散对数问题和大整数因子分解问题的数字签名算法越来越不能满足信息安全的需要。为了满足信息安全的要求，安全性依赖于椭圆曲线离散对数困难问题(ECDLP)的椭圆曲线密码体制是当前密码学界研究的热点之一。现有的求解ECDLP的算法都是全指数时间复杂度的算法。由于专用集成电路具有速度快、性能好、安全性高等优势，使得采用专用集成电路来实现椭圆曲线密码体制己成为主要趋势。因此，本课题着眼于应用，针对基于椭圆曲线数字签名算法的FPGA实现进行了较为深入的探讨与研究。 本课题从实际应用的需要出发，以初等数论、有限域理论、数字签名技术和椭圆曲线理论为依据，确定了如下基于椭圆曲线数字签名算法的硬件实现方案：首先，对实现基于椭圆曲线数字签名算法所需的算法和技术进行了剖析和系统设计。然后，按照层次化、模块化的设计思想，在Xinlinx公司的ISE 7．1工具中，采用硬件描述语言VHDL作为设计输入，对各运算器和控制模块进行电路设计；采用Menter公司的ModelSim SE 6.2b工具对之进行功能仿真，以保证底层设计的正确性。最后，在确保每个模块的设计正确的前提下，完成电路的总体设计，再进行总体设计的仿真与测试。 本课题对Schnorr数字签名算法的改进，实现了比未改进前的Schnorr数字签名算法平均节省三分之一的运行时间。对基于椭圆曲线数字签名算法的设计也获得了良好的指标：产生签名只需要1ms多的时间，验证签名也需要不到3ms。本课题的研究对实现电子交易安全方面有重要的作用，尤其是在密钥分配、电子货币、电子证券、电子商务和电子政务等领域都有重要的应用价值，其成果具有广泛的应用前景。
上传时间： 2013-04-24
上传用户：独孤求源
把单片机说成是电子信息类专业最重要的一门课程一点也不为过，你在街上看到的广告彩灯、烟花表演、红绿灯、自动开关门这些都可以用单片机实现
上传时间： 2013-08-02
上传用户：christopher
在过去的十几年间，FPGA取得了惊人的发展：集成度已达到1000万等效门、速度可达到400～500MHz。随着FPGA的集成度不断增大，在高密度FPGA中，芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在，解决时钟延时问题主要使用时钟延时补偿电路。 为了消除FPGA芯片内的时钟延时，减小时钟偏差，本文设计了内置于FPGA芯片中的延迟锁相环，采用一种全数字的电路结构，将传统DLL中的用模拟方式实现的环路滤波器和压控延迟链改进为数字方式实现的时钟延迟测量电路，和延时补偿调整电路，配合特定的控制逻辑电路，完成时钟延时补偿。在输入时钟频率不变的情况下，只需一次调节过程即可完成输入输出时钟的同步，锁定时间较短，噪声不会积累，抗干扰性好。 在Smic0.18um工艺下，设计出的时钟延时补偿电路工作频率范围从25MHz到300MHz，最大抖动时间为35ps，锁定时间为13个输入时钟周期。另外，完成了时钟相移电路的设计，实现可编程相移，为用户提供与输入时钟同频的相位差为90度，180度，270度的相移时钟；时钟占空比调节电路的设计，实现可编程占空比，可以提供占空比为50/50的时钟信号；时钟分频电路的设计，实现频率分频，提供1.5，2，2.5，3，4，5，8，16分频时钟。
上传时间： 2013-07-06
上传用户：LouieWu
随着计算机和信息技术的飞速发展，信息的安全性越来越受到人们的重视。敏感信息的电子化在使用户得到便利的同时，数据、资源免泄漏也成为了人们必须注意的一个大隐患。在这个信息全球化的时代，病毒、黑客、电子窃听欺骗、网络攻击都是人们所必须面对的重大问题。出于这种需要，加密自然吸引了人们的注意力，而传统的软件加密技术已经越来越不能满足信息安全对运算速度和系统安全性的需求，硬件设施的开发显示出其重要性，硬件加密模块的地位也越来越重要。但其安全性仍存在着一定的问题，对安全性研究仍是不可放松的一个重要问题。 本文介绍了目前几种流行加密算法及标准，并对典型的公钥密码标准RSA进一步说明。RSA算法可以进行数字签名、数据加/解密，将其应用于数据安全领域具有很大的意义。针对于目前硬件加解密相对于软件加解密的种种优势，论文重点研究RSA算法的基于硬件FPGA的设计实现方案。FPGA是近几年的超大规模集成电路设计的焦点，其速度及成本等都占有一定的优势。对RSA算法的FPGA设计，论文主要研究两方面的内容：密钥生成部分中的素数检测问题和加/解密算法中关键瓶颈--大数模乘及模幂运算。并进行了软硬件的仿真、验证与测试。论文对RSA设计模块的可应用领域之一--智能卡及其安全性做了简单的介绍，并对论文所研究实现的模块在其中的应用进行了说明，从而体现了其实际应用价值。
上传时间： 2013-07-06
上传用户：juyuantwo
信号与信息处理是信息科学中近几年来发展最为迅速的学科之一,随着片上系统(SOC,System On Chip)时代的到来,FPGA正处于革命性数字信号处理的前沿。基于FPGA的设计可以在系统可再编程及在系统调试,具有吞吐量高,能够更好地防止授权复制、元器件和开发成本进一步降低、开发时间也大大缩短等优点。然而,FPGA器件是基于SRAM结构的编程工艺,掉电后编程信息立即丢失,每次加电时,配置数据都必须重新下载,并且器件支持多种配置方式,所以研究FPGA器件的配置方案在FPGA系统设计中具有极其重要的价值,这也给用于可编程逻辑器件编程的配置接口电路和实验开发设备提出了更高的要求。 本论文基于IEEE1149.1标准和USB2.0技术,完成了FPGA配置接口电路及实验开发板的设计与实现。作者在充分理解IEEE1149.1标准和USB技术原理的基础上,针对Altcra公司专用的USB数据配置电缆USB-Blaster,对其内部工作原理及工作时序进行测试与详细分析,完成了基于USB配置接口的FPGA芯片开发实验电路的完整软硬件设计及功能时序仿真。作者最后进行了软硬件调试,完成测试与验证,实现了对Altera系列PLD的配置功能及实验开发板的功能。 本文讨论的USB下载接口电路被验证能在Altera的QuartusII开发环境下直接使用,无须在主机端另行设计通信软件,其兼容性较现有设计有所提高。由于PLD(Programmable Logic Device)厂商对其知识产权严格保密,使得基于USB接口的配置电路应用受到很大限制,同时也加大了自行对其进行开发设计的难度。 与传统的基于PC并口的下载接口电路相比,本设计的基于USB下载接口电路及FPGA实验开发板具有更高的编程下载速率、支持热插拔、体积小、便于携带、降低对PC硬件伤害,且具备其它下载接口电路不具备的SignalTapII嵌入式逻辑分析仪和调试NiosII嵌入式软核处理器等明显优势。从成本来看,本设计的USB配置接口电路及FPGA实验开发板与其同类产品相比有较强的竞争力。
上传时间： 2013-06-07
上传用户：2525775
超声检测(UT)是一种常用的无损检测方法，在无损检测领域占据着极其重要的地位。尽管国内已经出现了一些超声检测的仪器，但是大部分价格比较昂贵，而且系统的开放程度不足，不利于实验或检测人员进行维修或者扩展。因此，开发...
上传时间： 2013-06-10
上传用户：大三三
FPGA布局算法和软件位于工艺映射和布线之间，是一个承上启下的阶段，对最终的布通率和时序都有着重要的影响。 本论文的工作之一便是研究旨在提高布通率的布局算法。在研究了国内外装箱和布局算法的基础上，本文提出了一种新的结合了装箱的布局算法框架，并称之为"低温交替改善的"布局算法。其基本思想是，在模拟退火的低温阶段交替的优化装箱和布局。本文给了基于学术界标准布局布线软件VPR的一个软件实现，并且提出了低温的判定条件以及一种新的选择待交换逻辑单元的方法。采用三种不同的装箱算法作为布局输入，基于VPR的低温交替改善的布局算法实现，在布通率上，比VPR分别提高了21.3％、15.5％、10.7％。而带来的平均额外时间开销不到20％。 FPGA布局软件实现对整个FPGA CAD流程的运行效率，算法的可扩展性也有着不可忽视的影响。现代FPGA有着多样而复杂的逻辑和布线资源。而学术界的布局软件'VPR所面向的FPGA却只能处理十分简单的FPGA结构，对于宏、总线、多时钟等实际应用中很重要的部分都没有考虑。本文提出了"逻辑单元层"的概念，用具有特定几何结构的逻辑单元层来统一处理多种类型的逻辑资源。针对相对位置约束在现代FPGA布局软件中的重要地位，我们提出了一种处理相对位置约束的方法。这些讨论均已经在面向Xilinx SpartanⅡ芯片布局的原型系统中得到了实现，初步证实了这些方法的可扩展性和实用性。
上传时间： 2013-06-21
上传用户：ezgame
FPGA(Field Programmable Gate Arrays)是目前广泛使用的一种可编程器件，FPGA的出现使得ASIC(Application Specific Integrated Circuits)产品的上市周期大大缩短，并且节省了大量的开发成本。目前FPGA的功能越来越强大，满足了目前集成电路发展的新需求，但是其结构同益复杂，规模也越来越大，内部资源的种类也R益丰富，但同时也给测试带来了困难，FPGA的发展对测试的要求越来越高，对FPGA测试的研究也就显得异常重要。 本文的主要工作是提出一种开关盒布线资源的可测性设计，通过在FPGA内部加入一条移位寄存器链对开关盒进行配置编程，使得开关盒布线资源测试时间和测试成本减少了99％以上，而且所增加的芯片面积仅仅在5％左右，增加的逻辑资源对FPGA芯片的使用不会造成任何影响，这种方案采用了小规模电路进行了验证，取得了很好的结果，是一种可行的测试方案。 本文的另一工作是采用一种FPGA逻辑资源的测试算法对自主研发的FPGA芯片FDP250K的逻辑资源进行了严格、充分的测试，从FPGA最小的逻辑单元LC开始，首先得到一个LC的测试配置，再结合SLICE内部两个LC的连接关系得到一个SLICE逻辑单元的4种测试配置，并且采用阵列化的测试方案，同时测试芯片内部所有的逻辑单元，使得FPGA内部的逻辑资源得完全充分的测试，测试的故障覆盖率可达100％，测试配置由配套编程工具产生，测试取得了完满的结果。
上传时间： 2013-06-29
上传用户：Thuan
单片机多功能调试助手一款集串口/USB/网络调试、进制转换、字模与数码管字型码制作、常用校验值计算、UNICODE码转换、位图输出C文件等众多功能于一身的综合型调试软件，最值得庆幸的是该软件会一直保持更新，并支持在线升级功能，这样大家手头上的单片机多功能调试助手总是最新的！ 单片机多功能调试助手与其他调试软件有什么优势： 1) 一直保持为单文件状态，不会因为需要保存配置信息而创建其他其他文件，所以该软件非常容易携带。 2) 一直体贴着开发者，所有重要的配置在关闭该软件时将会得到保存，重启软件后会重新导入以前的配置信息，免去重复选择或填入数据的操作。 3) 集成了串口/USB/网络调试功能，并在串口/USB/网络调试的过程中，该软件提供了监视和多项发送功能。通过使用监视端口的功能就可以清晰地分辨出发送与接收的数据的顺序；通过使用多项发送功能就可以省去重复删除或填写待发送数据的步骤。 4) 在线升级功能是该软件的最得意之处，理所当然地也是开发者最倍受关注的功能。
上传时间： 2013-08-01
上传用户：gaojiao1999
软件通信体系架构(SCA)可以实现一个具有开放性、标准化、模块化的通用软件无线电平台，从而使软件无线电平台的成本得到显著降低，应用灵活性得到极大增强。虽然SCA通过CORBA机制很好地解决了通用处理器设备波形组件的互连互通和可移植问题，但是这种机制不能很好地适用于FPGA这种专用处理器。随着FPGA处理性能的不断提升，它在SCA系统中的作用越来越突出。因此，如何在SCA系统中很好地集成FPGA波形，如何提高FPGA波形的可移植性就成为当前软件无线电研究领域中一个非常重要的研究课题。 论文首先通过对现有的旨在解决FPGA波形可移植性的协议和规范进行了研究，深入分析了它们的优缺点。接下来对MHAL规范、CP289协议、OCP接口规范中的方法加以融合和优化，提出了新的FPGA可移植波形结构。这个结构既为FPGA波形设计了标准的通信接口，又实现了波形应用的分离，同时还通过OCP接口实现了波形组件运行环境的标准化，真正实现了波形的可移植。 其次，论文根据提出的波形结构，结合CP289协议中的操作要求，在原本过于简单的MHAL消息格式的基础上进行了细化，同时具体给出了MHAL消息封装结构和MHAL消息解析结构的处理流程，实现了FPGA波形在SCA系统中的标准通信。论文通过对CP289协议的深入研究，结合实际工程应用，提出了具体化的容器结构，并进一步进行了容器中组件控制模块、互连模块和本地服务模块的设计，实现了波形应用的分离。论文以OCP规范为基础，依据CP289协议中对组件接口的约束，设计了几种典型的组件OCP接口，使得波形组件设计与系统实现相分离，并真正实现了波形运行环境的标准化。 最后，论文根据所设计的波形结构和组件接口设计了一个FPGA验证波形，通过波形的实现，证明FPGA波形组件可以像GPP波形组件一样可加载、可装配、可部署、可装配，验证了论文所设计的FPGA波形是与SCA兼容的。另外，通过对波形组件移植试验，验证了所设计的波形结构和组件接口能够为波形组件提供很好的可移植性。
上传时间： 2013-04-24
上传用户：moonkoo7
