随着 Internet日益广泛的应用，其规模也越来越大，通信流量也迅速增长，这就迫使其传输平台向更高的通信带宽方向发展，因此，建设高速度，高宽带的骨干网就显得十分必要合理高效的路由选择方式不仅可以保障全网的正常运行，还能够提高网络的接通率，而将 Internet网的接通率提高，既可以尽量避免交换机不堪重负甚至崩溃的情况，又能降低网络的运营成本。提高网络的接通率相当大的程度上依赖于路由选择策略的改变，因此，TCP/IP网的动态路由选择问题变得越来越重要。蚂蚁算法能够有效地选择一条最优路径，但忽视了实际网络中的另外一个问题：最优路径一旦形成，所有的数据都从最优路径传输，这样一来，处于该路径上的路由器，尤其是在骨干网络中心节点（即多条路径交汇处）的路由器将承受巨大的数据传输量，因而很容易造成“瓶颈”现象目前采用的一个办法是在骨干网络中心节点处设置交换容量达到或超过千兆比特级的，具有高密度高速端口的核心路由器来扩展带宽和提高数据传送速度以达到解决骨干网络中心节点处的数据拥塞的目的，但这样大大提高了网络成本，并且无法解决最优路径上非核心路由器（又名接入路由器）上的数据拥塞问题。根据上述问题，本文提出一种对蚂蚁算法的改进方法一基于核心路由器的蚂蚁算法：在骨干网络的各核心路由器上相互发送蚂蚁寻找各核心路由器之间的最优路径，这样可比传统蚂蚁算法通过让“蚂蚁”周游整个网络后来寻找最优路径要快很多方面，该算法通过对最优路径上，在各个核心路由器之间的非核心路由器设置上下限两个阔值。当某个非核心路由器A上的数据流量达到上限阙值时表明该路由器即将处于拥塞，这时，它邻近的核心路由器将A看成是一个“障碍物”，利用蚂蚁算法能够绕过障研物寻找最优路径的特点，可以在这两个核心路由器之间重新寻找一条不包括路由器A在内的“次优”路径，这样后续的数据将从“次优”路径传输以达到对A路由器进行分流，经过一段时间分流后，当数据流量下降到下限绸值时，就可以重新启动原最优路径，从而达到了既分流又采用最优路径传输的目的
标签： 蚂蚁算法
上传时间： 2022-03-10
上传用户：
本文提出了一种基于FPGA的硬件防火墙的实现方案，采用了FPGA来实现千兆线速的防火墙。传统的基于X86等通用CPU的防火墙无法支撑快速增长的网络速度，无法实现线速过滤和转发。本文在采用FPGA可编程器件+通用CPU模式下，快速处理网络数据。网络数据在建立连接跟踪后，直接由FPGA实现的快速处理板直接转发，实现了网络数据的线速处理，通用CPU在操作系统支持下，完成网络数据的连接跟踪的创建、维护，对网络规则表的维护等工作。FPGA硬件板和CPU各司所长，实现快速转发的目的。 本文设计了基于FPGA的硬件板的硬件规格，提出了硬件连接跟踪表的存储模式，以及规则表的存储模式和定义等； 防火墙系统软件采用NetBSD操作系统，完成了硬件板的NetBSD的驱动；在软件系统完成了新建连接的建立、下发、老化等工作；在连接跟踪上完成了规则的建立、删除、修改等工作。 本文完成了防火墙的实现。实现了基于连接跟踪的包过滤、地址转换（NAT），设计了连接跟踪的关键数据结构，包过滤的关键数据结构等，重用了NetBSD操作系统的路由。本文针对地址转换应用程序的穿透问题，新增了部分实现。 在DoS攻击是一种比较常见的攻击网络手段，本文采用了软硬件结合的方法，不仅在软件部分做了完善，也在硬件部分采取了相应的措施，测试数据表明，对常见的Syn洪水攻击效果明显。 在实践过程中，我们发现了NetBSD操作系统内核的软件缺陷，做了修正，使之更完善。 经过测试分析，本方案不仅明显的优于X86方案，和基于NP方案、基于ASIC方案比较，具有灵活、可配置、易升级的优点。
上传时间： 2013-06-21
上传用户：zxh1986123
本文对基于FPGA的对象存储控制器原型的硬件设计进行了研究。主要内容如下： ⑴研究了对象存储控制器的硬件设计，使其高效完成对象级接口的智能化管理和复杂存储协议的解析，对对象存储系统整体性能提升有重要意义。基于SoPC(片上可编程系统)技术，在FPGA(现场可编程门阵列)上实现的对象存储控制器，具有功能配置灵活，调试方便，成本较低等优点。 ⑵采用Cyclone II器件实现的对象存储控制器的网络接口，包含处理器模块、内存模块、Flash模块等核心组成部分，提供千兆以太网的网络接口和PCI(周边元件扩展接口)总线的主机接口，还具备电源模块、时钟模块等以保证系统正常运行。在设计实现PCB(印制电路板)时，从叠层设计、布局、布线、阻抗匹配等多方面解决高达100MHz的全局时钟带来的信号完整性问题，并基于IBIS模型进行了信号完整性分析及仿真。针对各功能模块提出了相应的调试策略，并完成了部分模块的调试工作。 ⑶提出了基于Virtex-4的对象存储控制器系统设计方案，Virtex-4内嵌PowerPC高性能处理器，可更好地完成对象存储设备相关的控制和管理工作。实现了丰富的接口设计，包括千兆以太网、光纤通道、SATA(串行高级技术附件)等网络存储接口以及较PCI性能更优异的PCI-X(并连的PCI总线)主机接口；提供多种FPGA配置方式。使用Cadence公司的Capture CIS工具完成了该系统硬件的原理图绘制，通过了设计规则检查，生成了网表用作下一步设计工作的交付文件。
上传时间： 2013-04-24
上传用户：lijinchuan
本人撰写的2010届毕业设计论文，主要涉及以太网五口千兆交换机的设计与制作
标签： 毕业论文
上传时间： 2013-06-25
上传用户：LSPSL
随着国际互联网络的迅猛发展，网络应用的不断丰富，Intenret已经从最初以学术交流为目的而演变为商业行为，网络安全性需求日益增加，高速网络安全保密成为关注的焦点，在安全得到保障的情况下，为了满足网速无限制的追求，高速网络硬件加密设备也必将成为需求热点。另一方面，IPSec协议被广泛的应用于防火墙和安全网关中，但对IPSec协议的处理会大大增加网关的负载，成为千兆网实现的瓶颈。本文便是针对上述现状，研究基于高性能FPGA实现千兆IPSec协议的设计技术。 目前，国外IPSec协议实现已经芯片化，达到几千兆的速率，但是国内产品多以软件实现，速度难以提高。本文采用的基于FPGA的IPSec技术方案，采用硬件实现隧道模式下的IPSec协议，为IP分组及其上层协议数据提供机密性、数据完整性验证以及数据源验证等安全服务。在以VPN为实施方案的基础上，构建了以KDIPSec为设备原型以IPSec协议为出发点的千兆网络系统环境模型，从硬件体系结构到各个模块的划分以及各个模块实现的功能这几个方面描述了KDIPSec实现技术，最后描述了一些关键模块的FPGA设计和和仿真。所有处理模块均在Xilinx公司的FPGA芯片中实现，处理速率超过1Gb/s。
上传时间： 2013-07-03
上传用户：wfl_yy
近年来提出的光突发交换OBS(Optical．Burst Switching)技术，结合了光路交换(OCS)与光分组交换(OPS)的优点，有效支持高突发、高速率的多种业务，成为目前研究的热点和前沿。 本论文围绕国家“863”计划资助课题“光突发交换关键技术和试验系统”，主要涉及两个方面：LOBS边缘节点核心板和光板FPGA的实现方案，重点关注于边缘节点核心板突发包组装算法。 本文第一章首先介绍LOBS网络的背景、架构，分析了LOBS网络的关键技术，然后介绍了本论文后续章节研究的主要内容。 第二章介绍了LOBS边缘节点的总体结构，主要由核心板和光板组成。核心板包括千兆以太网物理层接入芯片，突发包组装FPGA，突发包调度FPGA，SDRAM以及背板驱动芯片($2064)等硬件模块。光板包括$2064，发射FPGA，接收FPGA，光发射机，光接收机，CDR等硬件模块。论文对这些软硬件资源进行了详细介绍，重点关注于各FPGA与其余硬件资源的接口。 第三章阐明了LOBS边缘节点FPGA的具体实现方法，分为核心板突发包组装FPGA和光板FPGA两部分。核心板FPGA对数据和描述信息分别存储，仅对描述信息进行处理，提高了组装效率。在维护突发包信息时，实时查询和更新FEC配置表，保证了对FEE状态表维护的灵活性。在读写SDRAM时都采用整页突发读写模式，对MAC帧整帧一次性写入，读取时采用超前预读模式，对SDRAM内存的使用采取即时申请方式，十分灵活高效。光板FPGA分为发射和接收两个方向，主要是将进入FPGA的数据进行同步后按照指定的格式发送。 第四章总结了论文的主要内容，并对LOBS技术进行展望。本论文组帧算法采用动态组装参数表的方法，可以充分支持各种扩展，包括自适应动态组装算法。
上传时间： 2013-05-26
上传用户：AbuGe
在MDK环境下将3.90版本的UCGUI移植到STM32下了，为了方便大家，特写此移植方法，大家可以借鉴（有错误之处，望大家指点出来共同讨论！） 移植步骤： 第一步：首先，得把你的TFT底层驱动写好，既在裸机下，可以正常显示。 第二步：加入UCGUI程序包。 第三步：配置LCDConf.h GUIConf.h GUITouchConf.h(由于我的液晶不带触摸功能，此配置在此不讲。) 配置LCDConf.h文件如下：
上传时间： 2013-06-08
上传用户：cmc_68289287
特点： 精确度0.1%满刻度 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT类比输出功能 输入与输出绝缘耐压2仟伏特/1分钟(input/output/power) 宽范围交直流兩用電源設計 尺寸小,穩定性高
上传时间： 2014-12-23
上传用户：ydd3625
特点(FEATURES) 精确度0.1%满刻度 (Accuracy 0.1%F.S.) 可作各式数学演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A| (Math functioA+B/A-B/AxB/A/B/A&B(Hi&Lo)/|A|/etc.....) 16 BIT 类比输出功能(16 bit DAC isolating analog output function) 输入/输出1/输出2绝缘耐压2仟伏特/1分钟(Dielectric strength 2KVac/1min. (input/output1/output2/power)) 宽范围交直流两用电源设计(Wide input range for auxiliary power) 尺寸小,稳定性高(Dimension small and High stability)
上传时间： 2013-11-24
上传用户：541657925
高压配电网的保护措施有：一、电网相间短路的电流保护。正常运行时输电线路上流过负荷电流，母线电压约为额定电压。当输电线路发生短路时，故障相电流增大。根据这一特征，可以构成反应故障时电流增大而动作的电流保护。对于输电线路相间短路通常采用三段式电流保护即无时限电流速断保护（电流I段），限时电流速断保护（电流II段），和定时限过电流保护（电流III段）。其中电流I段、II段共同构成线跌的主保护。III段为后备保护。1、无时限电流速断保护。在保证选择性和可靠性的前提下，根据对继电保护快速性的要求，原则上应装设快速动作的保护装置，使切除故障的时间尽可能短。反应电流增加，且不带时限动作的电流保护称为无时限电流速断保护。在单侧电源辐射形电网为切除线路故障，需在每条线跌电源侧装设断路器和相应的保护。假设线路L1、L2分别装有电流速断保护1和保护2，当线路L1上发生短路时，希望保护1能瞬时动作。但从选择要求出发，在下一条线路即L2首端K2点短路时，保护1能瞬时动作。但从选择性要求出发，在下一条线路L2首端K2点短路时，保护1不应动作，而应由保护2动作切除故障，为使保护1在K2点短路时不起动，必须使它的动作电流大于K2点短路时的最大短路电流，又称作按躲过一下条线路出口处短路的条件整定。
上传时间： 2013-11-16
上传用户：zhengjian
