本书详细讲解了数字音频水印的嵌入及提取的算法，并对信息隐藏等都有解释。
上传时间： 2014-01-27
上传用户：lhw888
该文档为浅谈DSP数字音频处理技术在汽车音响系统中的应用简介资料，讲解的还不错，感兴趣的可以下载看看…………………………
上传时间： 2021-10-17
上传用户：trh505
主要功能：检测环境中是否有烟雾及可燃气体，如果存在上述气体，则发送报警短信到手机上硬件介绍：主控单片机：STM32F103C8T6，烟雾传感器：MQ-2烟雾传感器模块，带比较器，灵敏度可调，使用数字输出接口连接单片机，GSM/GPRS模块：果云GA6-B GSM/GPRS模块，只支持移动、联通的电话卡原理图：PCB：
上传时间： 2022-02-24
上传用户：
该文档为基于DSP的数字音频均衡器设计总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
标签： dsp
上传时间： 2022-04-22
上传用户：qdxqdxqdxqdx
本文重点研究了基于DSP的数字音频效果器实现和对扬声器频响特性均衡实现。首先综述了数字音频的发展概况及当今的音频处理技术。然后简单介绍了音频系统和组成，叙述了数字音频效果的分类、基本原理及实现方法，提出了使用均衡器补偿扬声器频响特性的方法。 本文详细阐述了用MATLAB和CCS的连调来实现各种音频效果的仿真，给出了具体的程序设计和仿真波形，并简介了数字均衡滤波器的原理和设计方法，利用RMAA获得扬声器频响曲线，设计出均衡滤波器。在系统控制部分，介绍了基于单片机的主系统设计和基于DSP的从系统设计，并叙述了键盘和显示电路以及DSP的存储器电路的设计。对立体声音频CODECPCM3001的原理与功能和在系统中的配置也作了说明。最后介绍了基于DSP的音频效果器和扬声器均衡器系统控制过程的软件设计流程，并对数字音频信号处理的发展作了展望。
上传时间： 2022-05-24
上传用户：
当前，在系统级互连设计中高速串行I/O技术迅速取代传统的并行I/O技术正成为业界趋势。人们已经意识到串行I/O“潮流”是不可避免的，因为在高于1Gbps的速度下，并行I/O方案已经达到了物理极限，不能再提供可靠和经济的信号同步方法。基于串行I/O的设计带来许多传统并行方法所无法提供的优点，包括：更少的器件引脚、更低的电路板空间要求、减少印刷电路板（PCB）层数、PCB布局布线更容易、接头更小、EMI更少，而且抵抗噪声的能力也更好。高速串行I/O技术正被越来越广泛地应用于各种系统设计中，包括PC、消费电子、海量存储、服务器、通信网络、工业计算和控制、测试设备等。迄今业界已经发展出了多种串行系统接口标准，如PCI Express、串行RapidIO、InfiniBand、千兆以太网、10G以太网XAUI、串行ATA等等。 Aurora协议是为私有上层协议或标准上层协议提供透明接口的串行互连协议，它允许任何数据分组通过Aurora协议封装并在芯片间、电路板间甚至机箱间传输。Aurora链路层协议在物理层采用千兆位串行技术，每物理通道的传输波特率可从622Mbps扩展到3.125Gbps。Aurora还可将1至16个物理通道绑定在一起形成一个虚拟链路。16个通道绑定而成的虚拟链路可提供50Gbps的传输波特率和最大40Gbps的全双工数据传输速率。Aurora可优化支持范围广泛的应用，如太位级路由器和交换机、远程接入交换机、HDTV广播系统、分布式服务器和存储子系统等需要极高数据传输速率的应用。 传统的标准背板如VME总线和CompactPCI总线都是采用并行总线方式。然而对带宽需求的不断增加使新兴的高速串行总线背板正在逐渐取代传统的并行总线背板。现在，高速串行背板速率普遍从622Mbps到3.125Gbps，甚至超过10Gbps。AdvancedTCA（先进电信计算架构）正是在这种背景下作为新一代的标准背板平台被提出并得到快速的发展。它由PCI工业计算机制造商协会（PICMG）开发，其主要目的是定义一种开放的通信和计算架构，使它们能被方便而迅速地集成，满足高性能系统业务的要求。ATCA作为标准串行总线结构，支持高速互联、不同背板拓扑、高信号密度、标准机械与电气特性、足够步线长度等特性，满足当前和未来高系统带宽的要求。 采用FPGA设计高速串行接口将为设计带来巨大的灵活性和可扩展能力。Xilinx Virtex-IIPro系列FPGA芯片内置了最多24个RocketIO收发器，提供从622Mbps到3.125Gbps的数据速率并支持所有新兴的高速串行I/O接口标准。结合其强大的逻辑处理能力、丰富的IP核心支持和内置PowerPC处理器，为企业从并行连接向串行连接的过渡提供了一个理想的连接平台。 本文论述了采用Xilinx Virtex-IIPro FPGA设计传输速率为2.5Gbps的高速串行背板接口，该背板接口完全符合PICMG3.0规范。本文对串行高速通道技术的发展背景、现状及应用进行了简要的介绍和分析，详细分析了所涉及到的主要技术包括线路编解码、控制字符、逗点检测、扰码、时钟校正、通道绑定、预加重等。同时对AdvancedTCA规范以及Aurora链路层协议进行了分析， 并在此基础上给出了FPGA的设计方法。最后介绍了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT设计工具，可在标准ATCA机框内完成单通道速率为2.5Gbps的全网格互联。
上传时间： 2013-05-29
上传用户：frank1234
随着信号处理技术的进步和电子技术的发展，雷达信号侦察接收机逐渐从模拟体制向数字体制转变。软件无线电概念的提出，促使雷达侦察接收机朝大带宽、全截获方向发展，现有的串行信号处理体制已经很难满足系统要求。FPGA器件的出现，为实现宽带雷达信号侦察数字接收机提供了硬件支持。 本文结合FPGA芯片特点，在前人研究基础上，从算法和硬件实现两方面，对雷达信号侦察数字接收机若干关键技术进行了研究和创新，主要研究内容包括以下几个方面。 1)给出了基于QuartusII/Matlab和ISE/ModelSim/Matlab的两种FPGA设计联合仿真技术。这种联合仿真技术，大大提高了基于FPGA的雷达信号侦察数字接收机的设计效率。 2)给出了一种基于FFT/IFFT的宽带数字正交变换算法，并将该算法在FPGA中进行了硬件实现，设计可对600MHz带宽内的输入信号进行实时正交变换。 3)提出了一种全并行结构FFT的FPGA实现方案，并将其在FPGA芯片中进行了硬件实现，设计能够在一个时钟周期内完成32点并行FFT运算，满足了数字信道化接收机对数据处理速度的要求。 4)提出了一种自相关信号检测FPGA实现方案，通过改变FIFO长度改变自相关运算点数，实现了弱信号检测。提出通过二次门限处理来消除检测脉冲中的毛刺和凹陷，降低了虚警概率，提高了检测结果的可靠性。 5)在单通道自相关信号检测算法基础上，提出采用三路并行检测，每路采用不同的相关点数和检测门限，再综合考虑三路检测结果，得到最终检测结果。给出了算法FPGA实现过程，并对设计进行了联合时序仿真，提高了检测性能。 6)给出了一种利用FFT变换后的两根最大谱线进行插值的快速高精度频率估计方法，并将该算法在FPGA硬件中进行了实现。通过利用FFT运算后的实/虚部最大值进行插值，降低了硬件资源消耗、缩短了运算延迟。 7)结合4)、5)、6)中的研究成果，完成了对雷达脉冲信号到达时间、终止时间、脉冲宽度和脉冲频率的估计，最终在一块FPGA芯片内实现了一个精简的雷达信号侦察数字接收机，并在微波暗室中进行了测试。
上传时间： 2013-06-13
上传用户：Divine
移植实时操作系统μC/OS-Ⅱ作为嵌入式应用软件运行平台,通过采用一种多参数融合的AGC算法进行实时AGC处理,设计并实现了应用于数字演播室中,具有一定噪音抑制能力的嵌入式数字音频AGC系统。
上传时间： 2013-11-07
上传用户：金宜
使用两个不同的源代码控制程序：Microsoft Visual Source Safe 和Rational ClearCase。它们都提供了Microsoft Visual Studio IDE的良好的接口，所以可在编辑文件时checkout/checkin文件。 Visual Studio没有提示你使用SCC,这个小工具可以显示注册，让你设置一个SCC作为缺省的SCC。
标签： Microsoft Visual ClearCase Rational
上传时间： 2015-01-14
上传用户：stewart·
pidusbd12的c51程序 PDIUSBD12 是一款性价比很高的USB 器件它通常用作微控制器系统中实现与微控制器进行通信的 高速通用并行接口它还支持本地的DMA 传输 这种实现USB 接口的标准组件使得设计者可以在各种不同类型微控制器中选择出最合适的微控制器 这种灵活性减小了开发的时间风险以及费用通过使用已有的结构和减少固件上的投资从而用最快捷 的方法实现最经济的USB 外设的解决方案
上传时间： 2014-01-19
上传用户：youth25
