VHDL设计的经验-编写VHDL代码时避免不应有的错误
VHDL设计的经验,高人手记,让你在编写VHDL代码时避免不应用的错误和修改错误。...
VHDL设计的经验,高人手记,让你在编写VHDL代码时避免不应用的错误和修改错误。...
Allegro 里面如何在端接匹配的情况下调等长线...
orcad10.5总是装不上,最近找了个详细的安装说明,包括每一步的详细截图,适合想安装1.5版本的朋友使用...
protel99se的基本不限流程,有很多很重要,但大家很少用到的工具和功能!...
99se精彩教程.想不学会都难...
为了减小匹配傅里叶变换分析的计算量,提出了一种基于快速傅里叶变换的快速算法。根据匹配傅里叶变换的分解将积分形式转化为离散形式,推导出快速算法表达式。该算法与直接的数值离散匹配傅里叶变换算法相比较,计算...
摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。 关键词: 时钟分相技术; 应用 中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2...
PCB中的飞线不显示的解决方法。...
书上永远学不到的接插件知识(附电路图详解) ...
PCB 布线原则连线精简原则连线要精简,尽可能短,尽量少拐弯,力求线条简单明了,特别是在高频回路中,当然为了达到阻抗匹配而需要进行特殊延长的线就例外了,例如蛇行走线等。安全载流原则铜线的宽度应以自己所...