Port1.0 使用说明 Port1.0是作者本人在进行电子制作和维修过程中萌发的一个思路。在电子制作、维修中，经常要用到多路的脉冲信号或是要测量多路的脉冲信号。本软件可通过微机并口向用户提供多达12路的标准TTL脉冲信号，同时可进行5路的标准TTL脉冲信号的波形显示。 软件的使用方法极为简单。输出信号时，只要选中或取消引脚号，就能在相应的引脚得到相应的脉冲信号（统一为选中为高电平，取消为低电平），“清零”按钮为对应该组的所有信号清零。 输入信号的波形显示，按“开始”按钮为开始进行显示，“停止”为暂停。 在设置面板中，“数据读入时间间隔”为读入时间的设定。“并行打印端口设置”为显示微机中存在的可用打印端口，并可以设定本软件当前要使用的端口（如只有一个可用端口，就为缺省端口，如有多个可用端口软件自动选择最后一个可用端口为当前使用端口）。 本软件的输入波形显示没有运用VXD等的技术支持，在速度上不能做到高频的实时性，只能用在低速的环境下。这个版本没有提供多数据的连续输出。这些问题在下一个版本中得到改进和支持。 本软件可使用在微机的打印适配器、打印机等各种的并口设备检修中，还可用在各种数字电路、单片机的制作和维修中。在下一版本在这方面会有更大的支持。 * 注意：只支持win9x * 注意：并口的输入/输出电平为0－5伏TTL，不能连接高电压高电流的电路，以免埙坏主板或打印适配器。要连接COMS的0－12伏时请用户自做转换电路再连接。 * 注意：在使用本软件时最好不要同时使用打印机之类的并口设备。如本程序已运行请先关闭，再使用并口设备。
上传时间： 2014-04-18
上传用户：paladin
文中详细介绍了QPSK技术的工作原理和QPSK调制、解调的系统设计方案，并通过VHDL语言编写调制解调程序和QuartusII软件建模对程序进行仿真，通过引脚锁定，下载程序到FPGA芯片EP1K30TC144-3中验证。软件仿真和硬件验证结果表明了该设计的正确性和可行性，由于采用FPGA芯片，减小了硬件设计的复杂性，该设计具有便于移植维护和升级的特点。
上传时间： 2013-10-09
上传用户：stewart·
完整性高的FPGA-PCB系统化协同设计工具 Cadence OrCAD and Allegro FPGA System Planner便可满足较复杂的设计及在设计初级产生最佳的I/O引脚规划，并可透过FSP做系统化的设计规划，同时整合logic、schematic、PCB同步规划单个或多个FPGA pin的最佳化及layout placement，借由整合式的界面以减少重复在design及PCB Layout的测试及修正的过程及沟通时间，甚至透过最佳化的pin mapping、placement后可节省更多的走线空间或叠构。 Specifying Design Intent 在FSP整合工具内可直接由零件库选取要摆放的零件，而这些零件可直接使用PCB内的包装，预先让我们同步规划FPGA设计及在PCB的placement。
标签： Allegro Planner System FPGA
上传时间： 2013-10-19
上传用户：shaojie2080
3 FPGA设计流程 完整的FPGA 设计流程包括逻辑电路设计输入、功能仿真、综合及时序分析、实现、加载配置、调试。FPGA 配置就是将特定的应用程序设计按FPGA设计流程转化为数据位流加载到FPGA 的内部存储器中，实现特定逻辑功能的过程。由于FPGA 电路的内部存储器都是基于RAM 工艺的，所以当FPGA电路电源掉电后，内部存储器中已加载的位流数据将随之丢失。所以，通常将设计完成的FPGA 位流数据存于外部存储器中，每次上电自动进行FPGA电路配置加载。 4 FPGA配置原理 以Xilinx公司的Qpro Virtex Hi-Rel系列XQV100电路为例，FPGA的配置模式有四种方案可选择：MasterSerial Mode，Slave Serial Mode，Master selectMAPMode，Slave selectMAP Mode。配置是通过芯片上的一组专/ 复用引脚信号完成的，主要配置功能信号如下： (1)M0、M1、M2：下载配置模式选择; (2)CLK：配置时钟信号; (3)DONE：显示配置状态、控制器件启动;
上传时间： 2013-11-18
上传用户：oojj
色环电阻识别小程序V1.0--功能说明： 1、能直接根据色环电阻的颜色计算出电阻值和偏差； 2、能根据电阻值，反标电阻颜色； 3、支持四环、五环电阻计算； 4、带万用表直读数； 色环电阻识别小程序--使用说明： 1、选择电阻环数；（四环电阻或五环电阻） 2、如果是“色环转阻值”则：鼠标点击对应环的颜色，然后点按钮“色环→阻值” 3、如果是“阻值转色环”则：输入相应阻值、单位、精度，点按钮“阻值→色环” 国家标称电阻值说明： ★E6±20%系列：1.0、1.5、2.2、3.3、4.7、6.8 E12±10%系列：1.0、1.2、1.5、1.8、2.2、2.7、3.3、3.9、4.7、5.6、6.8、8.2、9.1 E24 I级±5%：1.0、1.1、1.2、1.3、1.5、1.6、1.8、2.0、2.2、2.4、2.7、3.0、3.3、3.6、3.9、4.3、4.7、5.1、5.6、6.2、6.8、7.5、8.2、9.1 使用注意事项： 1、请不要带电和在路测试电阻，这样操作既不安全也不能测出正确阻值； 2、请不要用手接触到电阻引脚，因为人体也有电阻，会使测试值产生误差； 3、请正确选择万用表的档位（电阻档）和量程（200、20K、2M量程)
上传时间： 2013-11-24
上传用户：tou15837271233
本资料是关于Altera公司基本器件的主要介绍（主要特性、优势、适用配置器件、型号、引脚、下载电缆、软件等） 目 录 1、 MAX7000系列器件 2、 MAX3000A系列器件 3、 MAX II 系列器件 4、 Cyclone系列器件 5、 Cyclone II系列器件 6、 Stratix系列器件 7、 Stratix GX系列器件 8、 Stratix II系列器件 9、 HardCopy II结构化ASIC 10、其它系列器件 11、配置器件 12、下载电缆 13、开发软件 14、IP CORE 15、Nios II嵌入式处理器 16、ALTERA开发板 17、ALTERA电源选择
上传时间： 2013-11-04
上传用户：stst
开发板引脚资料
上传时间： 2013-10-25
上传用户：gououo
Spartan-3AN 器件带有可以用于储存配置数据的片上Flash 存储器。如果在您的设计中Flash 存储器没有与外部相连，那么Flash 存储器无法从I/O 引脚读取数据。由于Flash 存储器在FPGA 内部，因此配置过程中Spartan-3AN 器件比特流处于隐藏状态。这一配置成了设计安全的起点，因为无法直接从Flash 存储器拷贝设计。
上传时间： 2013-10-31
上传用户：R50974
一些应用利用 Xilinx FPGA 在每次启动时可改变配置的能力，根据所需来改变 FPGA 的功能。Xilinx Platform Flash XCFxxP PROM 的设计修订 (Design Revisioning) 功能，允许用户在单个PROM 中将多种配置存储为不同的修订版本，从而简化了 FPGA 配置更改。在 FPGA 内部加入少量的逻辑，用户就能在 PROM 中存储的多达四个不同的修订版本之间进行动态切换。多重启动或从多个设计修订进行动态重新配置的能力，与 Spartan™-3E FPGA 和第三方并行 flashPROM 一起使用时所提供的 MultiBoot 选项相似。本应用指南将进一步说明 Platform Flash PROM 如何提供附加选项来增强配置失败时的安全性，以及如何减少引脚数量和板面积。此外，Platform Flash PROM 还为用户提供其他优势：iMPACT 编程支持、单一供应商解决方案、低成本板设计和更快速的配置加载。本应用指南还详细地介绍了一个包含 VHDL 源代码的参考设计。
上传时间： 2013-10-10
上传用户：wangcehnglin
Xilinx 高性能 CPLD、FPGA 和配置 PROM 系列具备在系统可编程性、可靠的引脚锁定以及JTAG 边界扫描测试功能。此强大的功能组合允许设计人员在进行重大更改时，仍能保留原始的器件引脚，从而避免重组 PC 板。通过利用嵌入式控制器从板载 RAM 或 EPROM 对这些CPLD 和 FPGA 编程，设计人员可轻松升级、修改和测试设计，即使在现场也是如此。
上传时间： 2013-11-03
上传用户：dongbaobao
