128位的地址译码器,在cpld或者fpga上实现兼可...
huffman 编译码器的实现,能够做到压缩率为80...
verilog实现38译码器程序,适合初学FPGA的爱好者参考学习...
在分析了74LS138译码器的功能上利用VHDL设计了其逻辑功能...
详细的开发板自带的源代码。8位译码器,是verilog入门的基本资料...
加载登录表单中...
加载注册表单中...
加载表单中...
登录后即可使用!
确认要退出登录吗?
退出后需要重新登录才能下载资源