自己做的VHDL交通灯控制器；分频器、信号控制器、时钟模块；EDA； 通过了仿真、运行。时间可以设置为随意的两位数.
标签： VHDL EDA 交通灯控制器 分频器
上传时间： 2017-08-10
上传用户：ghostparker
基于VDHL的38译码器的实现与58分频器的实现 FPGA主芯片：CycloneII EP2C35F672C6
标签： CycloneII VDHL FPGA 672C
上传时间： 2014-01-17
上传用户：banyou
分频器 8分频器 50 已经测试 可以用 代码可更改
标签： 分频器 50 代码 测试
上传时间： 2014-01-06
上传用户：181992417
分频系数为8，分频输出信号占空比为50 的分频器
标签： 分频 系数
上传时间： 2013-12-27
上传用户：lps11188
IP 分频器 可以通过输入参数而自动调整分频数
标签： IP 分频器 分频 输入
上传时间： 2017-08-17
上传用户：dyctj
该程序是用VHDL语言实现的时钟分频程序，可以把高频时钟信号分成低频时钟信号，便于实际应用。
标签： VHDL 程序 时钟分频 语言
上传时间： 2017-08-19
上传用户：wcl168881111111
5/8分频器，实现分频功能，受外部周期信号激励的震荡，其频率恰为激励信号频率的纯分数，都叫做分频。
标签： 分频器
上传时间： 2017-08-22
上传用户：zwei41
不同方法FPGA/Verilog实现3分频,简单易懂，便于理解
标签： Verilog FPGA 分频
上传时间： 2014-09-05
上传用户：源弋弋
vhdl实现任意分频，在fpga上测试成功，只需修改一个变量即可实现任意分频
标签： vhdl 分频
上传时间： 2014-01-16
上传用户：ccclll
用于FPGA的Ｎ＋０.５分频代码，可以用来进行非整数分频！
标签： FPGA 分频 代码
上传时间： 2013-12-10
上传用户：jkhjkh1982
